JTAG測試技術(shù)

2004年11月

JTAG Technology
    JTAG(聯(lián)合測試行動(dòng)組)標準在80代是通用的。JTAG技術(shù)實(shí)際上稱(chēng)之為IEEE1149.1或邊界掃描，由于電子行業(yè)幾乎每個(gè)人都熟悉“JTAG”這個(gè)名稱(chēng)，所以“JTAG”用來(lái)表示IEEE1149.1技術(shù)。

    電路內測試器
    測試復雜板的老方法是用電路內測試器(ICT)。這種測試方法的測試頭是用“釘床”(見(jiàn)圖1)，焊節點(diǎn)和遮蓋的焊球使得這種測試頭變得不現實(shí)。而且ICT方法成本高、開(kāi)發(fā)時(shí)間長(cháng)、需要專(zhuān)門(mén)硬件?，F在，高密度板，多層印刷電路板(PCB)帶焊節點(diǎn)和帶遮蓋焊球的BGA封裝，使得測試非常困難。

    JTAG測試技術(shù)
    JTAG技術(shù)意指每個(gè)器件引腳的測試點(diǎn)都建在芯片內并把這些測試點(diǎn)連接到5-Wire串行總線(xiàn)上?？梢栽诤?jiǎn)單的PC機上進(jìn)行測試開(kāi)發(fā)和執行測試(見(jiàn)圖2)。這種測試技術(shù)特點(diǎn)是：
 5-Wire串行總線(xiàn)是：
TDI-測試時(shí)鐘；
TMS-測試模式信號；
/TRST-測試復位信號；
TDO-測試串行數據輸出。
    此總線(xiàn)提供到芯片中JTAG電路的存取功能。在IC上增加JTAG(圖3)允許插入到引腳和內部節點(diǎn)。圖中BSC是邊界掃描單元寄存器，TAP是測試接入口。
JTAG通過(guò)“掃描鏈”(Scan Chain)連接到PC板(圖4)。串行數據輸入/輸出做成通過(guò)所有芯片的大環(huán)路。所有芯片區共享時(shí)鐘、模式和復位信號。TCLK、TMS和TRST引腳并聯(lián)連接。
    所有芯片由來(lái)自PC的TMS信號、TCLK信號(通常用時(shí)鐘緩沖器驅動(dòng)多負載)和TRST信號驅動(dòng)。
TDI和TDO信號菊鏈在一起：
PC→芯片1 TDI
芯片1 TDO→芯片2 TDI
芯片2 TDO→芯片3 TDI
芯片3 TDO→芯片4 TDI
......
芯片N-1 TDO →芯片n TDI
芯片N TDO→PC

    互連故障測試
    JTAG的1個(gè)主要應用是檢查板互連完整性。JTAGL邊界掃描單元(BSC)可以檢測開(kāi)路和短路(見(jiàn)圖5)。從1個(gè)芯片的BSC發(fā)送數據，并由另1個(gè)芯片的BSC接收。邊界掃描單元允許被驅動(dòng)引腳以專(zhuān)門(mén)數值(1或0)或數據送到捕獲引腳。經(jīng)過(guò)JTAG 5-Wire 串行總線(xiàn)的數據驅動(dòng)芯片，來(lái)自1個(gè)芯片的1和0可以被連接這些信號的任何芯片驅動(dòng)、輸出和捕獲。用這種方式可以執行所有芯片間的“連接性測試”，以便發(fā)現故障(如不好的焊結，短路等)。
    JTAG互連完整性測試是在低速單端TTL信號傳輸年代開(kāi)發(fā)的。而LVDS(低壓差分信號傳輸)用很低擺幅在兩線(xiàn)和并行終端傳輸信號，這比TTL信號傳輸快很多倍。這使得測試LVDS互連變得更復雜和困難(圖6)。這需要1個(gè)新的JTAG兼容的方法來(lái)測試高速互連。

    高速內裝自測試
    為了在BUS LVDS上實(shí)現測試高速互連，NS公司給出高速內裝自測試(BIST)解決方案。在系統時(shí)鐘速度(即高速)，串行器/發(fā)送器發(fā)送固定隨機比特序列(PRBS)，見(jiàn)圖7。PRBS是內裝在串行器中的偽隨機比特序列圖形。此圖形是硬連線(xiàn)到芯片中，是固定圖形。通過(guò)串行JTAG總線(xiàn)，當串行器和解串器接到“RUNBIST”指令時(shí)，串行器將以額定的系統時(shí)鐘速度發(fā)送固定的PRBS圖形到解串器。此時(shí)鐘不是JTAG總線(xiàn)的TCLK，串行器/解串器的額定時(shí)鐘范圍為16~80MHz。
    解串器接收固定的PRBS圖形并與它本身的硬連接圖形比較，并告知是否有錯誤(見(jiàn)圖8)。通過(guò)JTAG總線(xiàn)可以讀出“PASS/FALL”和測試“COMPLETE/NOT-COMPLETE”結果?！癙AST”結果意味著(zhù)在指定的系統時(shí)鐘速度，對于典型的數據圖形其高速LVDS互連工作具有很高的置信度，表明互連“OK”。
    這種PRBS高速BIST可以檢測所有可能的LVDS故障。表1列出NS公司在實(shí)驗室進(jìn)行的故障檢測結果。注意在30MHz，互連實(shí)際上未通過(guò)所需的終端電阻器，但是這對于高速BIST不是問(wèn)題。
    這種PRBS高速BIST方法在樣機/調試期間檢查鏈路錯誤也是有用的。

    系統內JTAG測試器
    用戶(hù)用NS公司的SCANSTA101嵌入式JTAG Test Master可建造1個(gè)嵌入式測試器。SANSTA101與微控制器(或微處理器)和存儲器結合可嵌入系統中使系統執行自診斷和重新配置。SCANSTA101是微控制器或微處理器與串行JTAGA總線(xiàn)之間的接口。它驅動(dòng)JTAG總線(xiàn)并卸載處理器或控制器的一些工作。
NS公司提供SCANEASE軟件和SCANSTA101  ANSI C驅動(dòng)程序，這使SCASTA 101軟件開(kāi)發(fā)變得容易。
    系統內JTAG測試器可用于系統自測試，系統重新配置，遠程診斷和升級(通過(guò)電話(huà)線(xiàn))。

    JTAG技術(shù)應用
    前面重點(diǎn)討論JTAG在互連完整性測試中的應用，JTAG應用不僅僅限于板測試，還有其他應用。JTAG測試應用概括為：
板互連“連續性”測試；
片上測試：內部功能塊測試，內裝自測試(BIST)；
編程FPGA和閃存；
仿真；
全系統級測試；
系統診斷和重新配置：嵌入到系統中或通過(guò)電話(huà)線(xiàn)遠程實(shí)現。(冰)