Philips90納米射頻CMOS工藝性能破記錄

12月13日至15日在美國舊金山舉行的的美國電氣與電子工程師學(xué)會(huì )（IEEE）國際電子器件會(huì )議（IEDM）上，來(lái)自飛利浦的研發(fā)專(zhuān)家發(fā)表了17余篇關(guān)于尖端半導體研發(fā)的論文，詳細介紹了飛利浦與比利時(shí)微電子研究中心（IMEC）以及Crolles2聯(lián)盟（飛利浦、飛思卡爾半導體和ST微電子/意法半導體的合作聯(lián)盟）共同開(kāi)展的研發(fā)項目。這些論文主要介紹65納米和45納米節點(diǎn)的CMOS工藝開(kāi)發(fā), 以及90納米節點(diǎn)射頻CMOS創(chuàng )紀錄的性能。飛利浦首要的關(guān)注點(diǎn)是開(kāi)發(fā)先進(jìn)的CMOS工藝，以滿(mǎn)足消費產(chǎn)品應用對經(jīng)濟量產(chǎn)的生產(chǎn)要求。

飛利浦半導體技術(shù)合作總經(jīng)理Fred van Roosmalen 表示：“如果不能以客戶(hù)要求的價(jià)格提供產(chǎn)品，即使擁有世界上最先進(jìn)的半導體工藝也毫無(wú)意義。在消費電子領(lǐng)域，我們擁有豐富的經(jīng)驗和資源，擁有世界級的研究基地和設施，同時(shí)與其他世界領(lǐng)先的半導體公司和研究機構保持緊密合作，這為飛利浦提供了諸多優(yōu)勢，不斷開(kāi)發(fā)新的硅解決方案，以滿(mǎn)足消費電子產(chǎn)業(yè)對性?xún)r(jià)比的要求?！?

為推動(dòng)Crolles2聯(lián)盟進(jìn)一步進(jìn)行工藝開(kāi)發(fā)，飛利浦與IMEC在先進(jìn)的CMOS技術(shù)領(lǐng)域開(kāi)展緊密合作。 這一尖端的研究協(xié)作是針對CMOS定標帶來(lái)的嚴肅挑戰而開(kāi)展的，使飛利浦繼續在半導體產(chǎn)業(yè)前沿中保持極具競爭力的領(lǐng)導地位。

正是由于半導體產(chǎn)業(yè)成功地驗證了摩爾定律，即固定面積硅芯片上的晶體管的數量大約每?jì)赡暝鲩L(cháng)一倍這一推測成為現實(shí)， DVD播放機、數碼相機和手機等日用品的成本才得以降低，性能才得以提高。盡管采用與目前類(lèi)似的技術(shù)應該可以實(shí)現從90納米到65納米的過(guò)渡，但是，要達到ITRS技術(shù)藍圖中 45納米和32納米的目標，半導體產(chǎn)業(yè)還是面臨著(zhù)相當大的挑戰。

通常，從一個(gè)CMOS技術(shù)節點(diǎn)過(guò)渡到下一個(gè)節點(diǎn)，所需的功耗會(huì )減少，但是，由于晶體管的閘極氧化層的厚度是與信道長(cháng)度成正比的，如果氧化層的厚度僅及幾個(gè)原子的厚度，漏電問(wèn)題可能反而增加所需功耗。此外，新材料的采用極大地提高了工藝的復雜性，比如采用高K電介質(zhì)克服閘極漏電，采用低K電介質(zhì)減弱互連電容，以及采用新的金屬替代多晶硅閘極。