Xilinx發(fā)布ISE 6.3i設計套件

　　可編程邏輯領(lǐng)域全球領(lǐng)導廠(chǎng)商賽靈思公司（Xilinx, Inc）今天宣布從即日起在全球正式推出針對XilinxÒ Virtex-4Ô系列平臺FPGA而優(yōu)化的集成軟件環(huán)境（ISE）6.3i版。新版ISE 6.3i解決方案可充分發(fā)揮Virtex-4架構的優(yōu)點(diǎn)，支持高達20萬(wàn)邏輯單元和500 MHz的性能。與前一代相比，ISE 6.3i可支持的器件密度翻了一翻，性能價(jià)格比則是原來(lái)的10倍。ISE 6.3i和Virtex-4 FPGA相結合,使得多個(gè)領(lǐng)域內的可編程系統設計更為容易，這些領(lǐng)域包括高性能邏輯、嵌入式處理、高性能數字信號處理和高速連接應用。

　　同時(shí)，ISE 6.3i版也進(jìn)一步擴展了賽靈思公司在主動(dòng)時(shí)序收斂和集成方面的領(lǐng)導地位，而且還降低了大批量FPGA和CPLD應用的總體設計成本。易于使用的創(chuàng )新物理實(shí)現選項以及對第三方電子設計自動(dòng)化工具的支持，使得FPGA構造的性能比最接近的競爭產(chǎn)品還要快40%。ISE 6.3i還是賽靈思公司迄今推出的一個(gè)最容易獲得和使用的具備新的支持Linux Red Hat Enterprise 3.0操作系統功能的設計解決方案。
　　
　　“由于Virtex-4系列具有如此高的性能水平和器件密度，因此采用Virtex-4系列進(jìn)行設計也需要編譯速度快且集成緊密的設計工具套件。通過(guò)推出ISE 6.3i，賽靈思公司再次實(shí)現了自己的目標，并且在設計結果質(zhì)量和生產(chǎn)力方面再次為業(yè)界確立了新的標準?！辟愳`思公司可編程邏輯解決方案部執行副總裁Rich Sevcik說(shuō)，“ISE提供的新技術(shù)使得設計人員可充分利用我們平臺FPGA架構的潛力，并完全發(fā)揮其相對于缺乏創(chuàng )新性的ASIC設計方法的優(yōu)勢?！?/P>

下一代Virtex-4 FPGA設計

　　ISE 6.3i包括了一系列增強功能，旨在提高生產(chǎn)力并支持Virtex-4平臺FPGA所集成的100多項新器件特性。這些新特性在今天同時(shí)發(fā)布的另一新聞中有詳細的描述（ http://www.xilinx.com/cn/prs_rls/silicon_vir/0493virtex4.htm）。Xilinx公司已從今年2月起向Virtext-4的早期使用計劃客戶(hù)提供Virtex-4設計支持。

　　ISE結構向導（architecture wizard）可快速配置高性能Virtex-4芯片特性，包括新實(shí)現的針對快速準確源同步接口設計的ChipSyncTM向導(ChipSyncTM Wizard)，以及支持新的Virtex-4 XtremeDSP設計的XtremeDSPTM邏輯片向導(XtremeDSPTM Slice Wizard)。Rocket IO™向導(Rocket IOTM Wizard)使速率高達11.1 Gbps的串行I/O設計更容易，時(shí)鐘向導(Clocking Wizard)功能則支持對所有Virtex-4、Virtex-II Pro™和Spartan-3™系列器件進(jìn)行高級內部FPGA時(shí)鐘配置。

　　PACE（ISE引腳和區域約束編輯器）也支持Virtex-4。通過(guò)快速易于使用的圖形接口提供了高級引腳管理和邏輯區塊平面規劃能力。PACE包括了針對并發(fā)開(kāi)關(guān)輸出（SSO）的關(guān)鍵工程規則檢查功能，可幫助確定潛在的地反彈問(wèn)題。

　　賽靈思綜合工具（XST）除了可支持新的Virtex-4器件特性，還提供了比上一代產(chǎn)品更好的性能和器件利用率。

　　PlanAhead™分層平面布局規劃器件(The PlanAheadTM Hierarchical Floorplanner)（最近賽靈思通過(guò)收購Hier Design公司而獲得）為高密度FPGA設計提供了一種新的集成選擇，除了Virtex-II Pro和Spartan-3 FPGA系列之外，還支持新的Virtex-4器件。PlanAhead不僅可解決高密度器件設計挑戰和高性能時(shí)序收斂問(wèn)題，同時(shí)還支持設計重利用以及在設計周期的早期和更高抽象層次上的IP優(yōu)化，從而可獲得更好的總體性能并更快地完成設計。

　　目前可選的ChipScope Pro™ 6.3i實(shí)時(shí)硬件調試器件支持Linux Red Hat Enterprise 3.0，并提供60天的評估版本，同時(shí)還包括新的存儲認證，可以更有效率地使用跟蹤調試存儲器。

　　“我們看到在利用了ISE 6設計工具后我們的FPGA設計在不斷得到改善?！盨torageTeck公司的FPGA設計工程師Antonio Borrego評價(jià)道?！癐SE 6不僅縮短了我們合成和進(jìn)行設計所需要的時(shí)間，還使得我們可以非常有效地利用內部器件的功能，從而允許我們可以便捷地在不同工作組間移植項目?！?/P>

低成本設計平臺
 

　　ISE 6.3i在成本最低的FPGA平臺上繼續提供了業(yè)界最快的性能。內建的“時(shí)序驅動(dòng)映射”功能合并了布局和映射兩個(gè)步驟，相比沒(méi)有利用這一功能的設計，它可使器件利用率高的設計自動(dòng)獲得高達30%的更佳性能，從而有可能在不犧牲時(shí)序目標的情況下將更多的邏輯適配到更小的器件中。ISE PACE引腳分配和約束編輯器對于Spartan-3設計還提供了本地時(shí)鐘支持，從而使片外存儲器接口設計更快更容易，而且設計反復也變得更少。這些新的特性進(jìn)一步增強了Spartan-3器件作為ASIC替代解決方案的低密度低功耗優(yōu)勢。

　　此外，針對不同FPGA和CPLD器件設計對ISE Foundation設計工具功能子集的使用，ISE WebPACK 6.3i解決方案提供了一種快速方便的方法。ISE WebPACK 6.3i是一個(gè)完整的開(kāi)發(fā)環(huán)境，可滿(mǎn)足范圍廣泛的設計需要，從簡(jiǎn)單的膠合邏輯，直到生產(chǎn)力和性能無(wú)與倫比的中等密度“片上系統”（SOC）FPGA平臺。ISE WebPACK易于下載和安裝，全球用戶(hù)超過(guò)15萬(wàn)。

平臺、價(jià)格和供貨情況

　　ISE 6.3i支持所有領(lǐng)先的賽靈思產(chǎn)品系列，包括Virtex-4 FPGA系列的三個(gè)平臺、Spartan-3系列FPGA以及 CoolRunner-II™ CPLD。所有ISE軟件版本都支持Windows 2000和Windows XP。 ISE Foundation、ISE Alliance和ISE BaseX還支持Linux Red Hat Enterprise 3.0（有限支持Linux Red Hat 8.0 和 9.0）。ISE Foundation和 ISE Alliance 系列同時(shí)支持Solaris 2.8和2.9。

　　所有ISE 6.3配置現正開(kāi)始供貨，價(jià)格從695美元至2495美元不等。另外，還可從網(wǎng)上（www.xilinx.com/cn/ise/webpack）免費下載ISE WebPACK 6.3i解決方案，該方案非常適合支持Xilinx Spartan-3 FPGA和Cool Runner CPLD產(chǎn)品。

新客戶(hù)可訪(fǎng)問(wèn)

　　www.xilinx.com/cn/ise_eval ，獲得60天免費試用的ISE評估版。