關(guān)注高速PCB設計

高速PCB設計中的問(wèn)題

美國一家著(zhù)名的影象探測系統制造商的電路板設計師們最近碰到一件奇特的事：一個(gè)7年前就已經(jīng)成功設計、制造并且上市的產(chǎn)品，一直以來(lái)都能夠非常穩定可靠地工作，而最近從生產(chǎn)線(xiàn)上下線(xiàn)的產(chǎn)品卻出現了問(wèn)題，產(chǎn)品不能正常運行。

這是一個(gè)20MHz的系統設計，似乎無(wú)需考慮高速設計方面的問(wèn)題，沒(méi)有任何的設計修改，采用的元器件型號同原始設計的要求一致。

系統緣何失效？這讓設計工程師們覺(jué)得十分困惑：沒(méi)有任何的設計修改，生產(chǎn)制造基于原始設計中一致的電子元器件。唯一的區別是由于今天不斷進(jìn)步的IC制造技術(shù)，所以新采購的電子元器件實(shí)現了小型化也更加快速。新的器件工藝技術(shù)使得新近生產(chǎn)的每一個(gè)芯片都成為高速器件，正是這些高速器件應用中的信號完整性問(wèn)題導致了系統的失效。

隨著(zhù)IC輸出開(kāi)關(guān)速度的提高，信號的上升和下降時(shí)間迅速縮減，不論信號頻率如何，系統都將成為高速系統并且會(huì )出現各種各樣的信號完整性方面的問(wèn)題。

高速PCB(印制電路板)方面的問(wèn)題突出體現為以下的類(lèi)型：1）時(shí)序問(wèn)題總是第一位的，工作頻率的提高和信號上升/下降時(shí)間的縮短，首先會(huì )使設計系統的時(shí)序余量縮小甚至出現時(shí)序方面的問(wèn)題。2)傳輸線(xiàn)效應導致的信號震蕩、過(guò)沖和下沖都會(huì )對設計系統的故障容限、噪聲容限以及單調性造成很大的威脅。3)信號沿時(shí)間下降到1ns以后，信號之間的串擾就成為很重要的一個(gè)問(wèn)題。4)當信號沿的時(shí)間接近0.5ns時(shí)電源系統的穩定性問(wèn)題和電磁干擾(EMI)問(wèn)題也變得十分關(guān)鍵。

高速PCB設計策略

目前高速PCB的設計在通信、計算機、圖形圖像處理等領(lǐng)域應用廣泛。而在這些領(lǐng)域工程師們用的高速PCB設計策略也不一樣。

在電信領(lǐng)域，設計非常復雜，在數據、語(yǔ)音和圖像的傳輸應用中傳輸速度已經(jīng)遠遠高于500Mbps，在通信領(lǐng)域人們追求的是更快地推出更高性能的產(chǎn)品，而成本并不是第一位的。他們會(huì )使用更多的板層、足夠的電源層和地層、在任何可能出現高速問(wèn)題的信號線(xiàn)上都會(huì )使用分立元器件來(lái)實(shí)現匹配。他們有SI(信號完整性)和EMC(電磁兼容)專(zhuān)家來(lái)進(jìn)行布線(xiàn)前的仿真和分析，每一個(gè)設計工程師都遵循企業(yè)內部嚴格的設計規定。所以通信領(lǐng)域的設計工程師通常采用這種過(guò)度設計的高速PCB設計策略。

家用計算機領(lǐng)域的主板設計是另一個(gè)極端，成本和實(shí)效性高于一切，設計師們總是采用最快、最好、最高性能的CPU芯片、存儲器技術(shù)和圖形處理模塊來(lái)組成日益復雜的計算機。而家用計算機主板通常都是4層板，一些高速PCB設計技術(shù)很難應用到這一領(lǐng)域，所以家用計算機領(lǐng)域的工程師通常都采用過(guò)度研究的方法來(lái)設計高速PCB板，他們要充分研究設計的具體情況解決那些真正存在的高速電路問(wèn)題。

而通常的高速PCB設計情況可能又不一樣。高速PCB中關(guān)鍵元器件(CPU、DSP、FPGA、行業(yè)專(zhuān)用芯片等)廠(chǎng)商會(huì )提供有關(guān)芯片的設計資料，這些設計資料通常以參考設計和設計指南的方式給出。然而這里存在兩個(gè)問(wèn)題：首先器件廠(chǎng)商對于信號完整性的了解和應用也存在一個(gè)過(guò)程，而系統設計工程師總是希望在第一時(shí)間使用最新型的高性能芯片，這樣器件廠(chǎng)商給出的設計指南可能并不成熟。所以有的器件廠(chǎng)商不同時(shí)期會(huì )給出多個(gè)版本的設計指南。其次，器件廠(chǎng)商給出的設計約束條件通常都是非?？量痰?，對設計工程師來(lái)說(shuō)要滿(mǎn)足所有的設計規則可能非常困難。而在缺乏仿真分析工具和對這些約束規則的背景不了解的情況下，滿(mǎn)足所有的約束條件就是唯一的高速PCB設計手段，這樣的設計策略通常稱(chēng)之為過(guò)度約束。

有文章提到，一個(gè)背板設計采用表面貼裝的電阻來(lái)實(shí)現終端匹配。電路板上使用了200多個(gè)這樣的匹配電阻。試想如果要設計10個(gè)原型樣板通過(guò)改變這200個(gè)電阻確保最佳的終端匹配效果，這將是巨大的工作量。而在此設計中沒(méi)有任何一個(gè)電阻值的改變得益于SI軟件的分析結果，這的確令人吃驚。

所以需要在原有的設計流程中加入高速PCB的設計仿真和分析，使之成為完整的產(chǎn)品設計和開(kāi)發(fā)中一個(gè)不可或缺的部分。

高速PCB設計方法

高速PCB的設計要求全員參與，設計仿真和分析要貫穿產(chǎn)品的設計過(guò)程：系統設計工程師在考慮系統的體系結構、模塊劃分時(shí)要充分考慮信號的噪聲容限、時(shí)序余量、EMC以及電源等諸多高速PCB和系統方面的問(wèn)題；電路設計工程師可以考察和優(yōu)化元器件選擇、拓撲結構、匹配方案、匹配元器件的值，并最終開(kāi)發(fā)出確保信號完整性的PCB布局布線(xiàn)規則；FPGA和ASIC設計工程師也必須將芯片同高速系統進(jìn)行統一的考慮，它們不再獨立工作；PCB工程師依據設計規則完成PCB的布局和布線(xiàn)；SI工程師主要負責板級和系統級的分析和驗證，以及單板的EMC分析和地彈分析。甚至元器件采購部門(mén)也應將元器件模型的獲取提到議事日程上來(lái)。

目前有許多EDA工具支持高速PCB的設計和分析。

首先是布局布線(xiàn)后的分析和驗證，這是一個(gè)必不可少的過(guò)程，應該選擇高性能的“Sign-Off”仿真工具確保PCB的質(zhì)量。

其次是高速PCB的設計和前期的規劃探測工具，設計工程師應該主要集中在這一階段，借助這些工具來(lái)分析可行的高速解決方案并且以設計約束的方式傳遞給PCB設計工程師。未來(lái)的高速硬件設計中邏輯功能設計方面的開(kāi)銷(xiāo)要越來(lái)越小，而開(kāi)發(fā)設計規則等高速設計方面的開(kāi)銷(xiāo)將達到80%甚至更高。

EMC的設計目前主要采用設計規則檢查的方式，很重要的一點(diǎn)就是企業(yè)必須逐步建立和日益完善適合企業(yè)特定領(lǐng)域產(chǎn)品的設計規范，形成一整套的EMC設計規則集，這些在國外的大公司非常普及，如三星和SONY。這些規則由人或者由EDA軟件來(lái)檢查核對。

選擇合適的傳輸線(xiàn)

描述和分析方法

元器件和傳輸線(xiàn)的建模以及傳輸線(xiàn)分析方法成為高速設計和分析工具最關(guān)鍵的因素。

元器件模型通常包括IBIS模型和SPICE模型，IBIS模型容易得到但是可能存在精確性甚至正確性方面的問(wèn)題，而SPICE模型非常精確但是不容易得到。所以要區別對待，通常高速接插件和自己設計的ASIC芯片SPICE模型可能更有效，而器件廠(chǎng)商處通常僅提供IBIS模型，應有專(zhuān)門(mén)的SI工程師對獲得的模型進(jìn)行驗證和確認，方可在企業(yè)內部發(fā)布和使用。

關(guān)于傳輸線(xiàn)的分析，通常主要考慮信號沿傳輸線(xiàn)傳播時(shí)反射波信號對它的影響，一般有兩種方法：一種是使用傳統的電壓/電流比（U/I）模式來(lái)描述，另一種是用前向波/反向波（Forward/Reverse）模式來(lái)描述。無(wú)論采用哪一種方式，都能得到同樣的結論。但是，用何種表達式，將會(huì )影響最終結論的效果。

(a)電壓/電流比(U/I)模式表示的是沿傳輸線(xiàn)流過(guò)的電流，以及在各點(diǎn)上電壓的情況。

(b)前向波/反向波模式表示前向電磁波沿傳輸線(xiàn)傳播時(shí)在各點(diǎn)的強度，以及反向電磁波沿傳輸線(xiàn)傳播時(shí)在各點(diǎn)的強度。

當我們考慮傳輸線(xiàn)輸入阻抗時(shí)，U/I模式更為適合，從公式中，我們可以直接得到在傳輸線(xiàn)輸入端的電壓/電流比(即輸入阻抗)。當我們考慮快速信號沿在傳輸線(xiàn)上傳播的影響時(shí)，Forward/Reverse模式更合適一些，在第一時(shí)間，電磁波到達傳輸線(xiàn)終端之前，我們只計算前向波(不考慮反向波)，這樣可以簡(jiǎn)化計算。無(wú)論使用哪種方法，都可以得到正確的結果。

高速PCB設計技術(shù)

以下介紹常用的高速PCB設計技術(shù)：

終端匹配技術(shù)(SCRATCHPAD)

終端匹配技術(shù)是最簡(jiǎn)單而且有效的高速PCB設計技術(shù)，合理的使用終端匹配技術(shù)可以有效降低信號反射和信號振蕩，從而極大地提高信號的時(shí)序余量和噪聲余量，因而改善產(chǎn)品的故障容限。單端信號的終端匹配技術(shù)通常包括：驅動(dòng)端串行連接的終端匹配技術(shù)，接收端并行連接的終端匹配技術(shù)、戴維南終端匹配技術(shù)、AC終端匹配技術(shù)、二極管終端匹配技術(shù)等。而更高性能的信號驅動(dòng)技術(shù)的使用對于終端匹配技術(shù)也提出了更高的要求，比如LVDS(低電壓差分信號)器件就要求差分信號線(xiàn)在滿(mǎn)足單線(xiàn)阻抗匹配的情況下，還要滿(mǎn)足差分阻抗的匹配，這甚至比單線(xiàn)阻抗的匹配更重要。

終端匹配方式和元器件的值也要和電路芯片的驅動(dòng)能力和功耗結合起來(lái)考慮。比如接受端下拉到地的匹配電阻的值就必須考慮IOH和VOH的值，也就是說(shuō)必須考慮驅動(dòng)器的負載的能力，而不能一味地考慮阻抗的匹配。再比如，當網(wǎng)絡(luò )上信號的占空比大于50%時(shí)，匹配電阻應該上拉到電源，而當網(wǎng)絡(luò )上的信號占空比小于或者等于50%時(shí)，匹配電阻應該下拉到地。

Innoveda公司的Scratchpad(如圖1)是一個(gè)高速電路互連設計規劃和設計空間探測工具。Scratchpad可以綜合考慮電路網(wǎng)絡(luò )的方方面面來(lái)評估不同的終端匹配技術(shù)，對于每一類(lèi)型的終端匹配技術(shù)還可以對匹配元器件的值進(jìn)行掃描分析，得到一組曲線(xiàn)，設計工程師可以從中挑選符合要求最合適的元器件值，同時(shí)Scratchpad 也對所有的匹配方案進(jìn)行打分，設計工程師可以很省事地挑選最高分的匹配方案，而這通常也就是設計網(wǎng)絡(luò )最佳的匹配方案。

阻抗控制技術(shù)

所以阻抗控制技術(shù)在高速PCB設計中顯得尤其重要。阻抗控制技術(shù)包括兩個(gè)含義：①阻抗控制的PCB信號線(xiàn)是指沿高速PCB信號線(xiàn)各處阻抗連續，也就是說(shuō)同一個(gè)網(wǎng)絡(luò )上阻抗是一個(gè)常數。②阻抗控制的PCB板是指PCB板上所有網(wǎng)絡(luò )的阻抗都控制在一定的范圍以?xún)热?/font>20~75Ω。