FPGA+CPU：并行處理大行其道

　　深亞微米時(shí)代，傳統材料、結構乃至工藝都在趨于極限狀態(tài)，摩爾定律也已有些捉襟見(jiàn)肘。而步入深亞納米時(shí)代，晶體管的尺寸就將接近單個(gè)原子，無(wú)法再往下縮減。傳統ASIC和ASSP設計不可避免地遭遇了諸如設計流程復雜、生產(chǎn)良率降低、設計周期過(guò)長(cháng)，研發(fā)制造費用劇增等難題，從某種程度上大大放緩了摩爾定律的延續。

　　顯而易見(jiàn)的是，在巨額的流片成本面前，很多中小規模公司不得不改變策略，更多的轉向FPGA的開(kāi)發(fā)和設計。反觀(guān)FPGA市場(chǎng)，即便是5年前，其相對于A(yíng)SIC的市場(chǎng)增速還是相當遲緩的，但在近些年，尤其是邁進(jìn)90nm節點(diǎn)之后，其成本優(yōu)勢逐漸凸顯。

　　二十年如一日，長(cháng)期霸占著(zhù)可編程邏輯器件市場(chǎng)的兩大巨頭Xilinx和Altera依然動(dòng)作頻頻。8月的Altera研討會(huì )，13個(gè)城市的技術(shù)巡演，大張旗鼓地力推28nm工藝上的V系產(chǎn)品、SOPC Builder到Qsys新平臺的更迭乃至SOC FPGA的新構想。相比之下，9月的Xilinx則低調許多，但依然拿出了7系列產(chǎn)品與對手叫板。從一年前的65nm到今天的28nm，由于門(mén)延時(shí)早已不再是速度性能提升的瓶頸，因此用戶(hù)能夠感受到的變化只是器件密度的提高和單位成本的下降。除此以外，只能說(shuō)廠(chǎng)商絞盡腦汁的優(yōu)化器件架構和改善開(kāi)發(fā)工具性能成為了另一道可供觀(guān)賞的風(fēng)景線(xiàn)。

　　無(wú)獨有偶，Xilinx和Altera都紛紛加速推出了內嵌硬核CPU的FPGA器件。FPGA+CPU的解決方案并不稀奇，早在五年前就被提出并付諸實(shí)踐，Xilinx和Altera也一直在致力于自己的軟核CPU的推進(jìn)，但市場(chǎng)反應顯然沒(méi)有達到預期。Xilinx順應市場(chǎng)需求，率先于去年4月發(fā)布了集成ARM Cortex-A9 CPU和28nm FPGA的可擴展式處理平臺(Extensible Processing Platform)架構。時(shí)隔不到一年，可擴展處理平臺Zynq-7000系列又被搬上了前臺，Xilinx的用心良苦可見(jiàn)一斑。Altera也不示弱，英特爾在去年秋季發(fā)布的凌動(dòng)E600C可配置處理器中就集成了Altera的FPGA，并且Altera即將推出的同樣集成Cortex-A9 CPU的SoC FPGA明顯是要與Xilinx唱對臺戲。

　　對于我們而言，更多的是需要去探討和思索這種新的開(kāi)發(fā)平臺是否真的滿(mǎn)足客戶(hù)日益增長(cháng)的“物質(zhì)文化”需求。我們也不禁會(huì )問(wèn)：FPGA+CPU的集成架構到底是順應了歷史發(fā)展的趨勢，還是僅僅曇花一現轉眼即逝?

　　如圖1所示，一個(gè)比較簡(jiǎn)化的傳統嵌入式系統如左圖所示，單片集成了CPU的FPGA架構則如右圖所示。單從硬件架構層面來(lái)看，好像沒(méi)有太大的優(yōu)勢，僅僅只是二合一而已。但是真正做過(guò)系統開(kāi)發(fā)的工程師都知道，這種二合一所帶來(lái)的不僅僅是BOM成本降低和布局的簡(jiǎn)化，更多的利好是我們肉眼看不到的軟硬件底層銜接的優(yōu)化和無(wú)形之中的靈活性以及潛在的性能提升。

　　圖1

　　基于FPGA的CPU集成將帶來(lái)的一些潛在優(yōu)勢包括：更易于滿(mǎn)足大多數系統的功能性需求;潛在的改善了系統的性能;在某些應用中的靈活性和可升級性大大提高;處理器到外設的接口能夠得到優(yōu)化;軟硬件互聯(lián)的接口性能獲得極大的提升;有利于設計的重用和新設計的快速成型;簡(jiǎn)化單芯片甚至整板的PCB布局布線(xiàn)。

　　FPGA+CPU的單片集成相較于傳統應用的優(yōu)勢由此可見(jiàn)一斑，但從另一個(gè)角度看，正如CPU從單核到多核演進(jìn)在延續著(zhù)摩爾定律的“魔咒”，FPGA+CPU的強勢出擊更像是并行處理在嵌入式應用中的大行其道。

　　延續一貫的作風(fēng)，Xilinx和Altera在其嵌入CPU的FPGA器件上都不約而同地選擇了性能出色的ARM Cortex-A9內核，可見(jiàn)他們目前瞄準的市場(chǎng)趨向于中高端應用客戶(hù)。而在低端應用方面，即便是網(wǎng)絡(luò )爆炸的時(shí)代，默默無(wú)聞的Capital-Micro公司依然不為廣大工程師們所熟知，但他們開(kāi)發(fā)的可重構系統芯片CsoC(Configurable SoC)卻悄然無(wú)聲地在中低端市場(chǎng)應用中殺出了一片血路。值得一提的是，這是一家地地道道的中國本土FPGA廠(chǎng)商。

　　從1971年Intel的第一片4位處理器問(wèn)世至今恰好已有40個(gè)年頭，雖然嵌入式行業(yè)經(jīng)歷了翻天覆地的巨變，但即便你認為它是“土得掉牙”卻簡(jiǎn)單實(shí)用的8位MCS-51單片機卻依然獨樹(shù)一幟，尤其是在國內的整個(gè)工控行業(yè)中還是有著(zhù)很強的生命力。從05年成立至今，Capital-Micro先后推出了Astro和AstroII兩代CSoC。其內嵌的8051在兩代器件上分別可以穩定地運行到100MHz和150MHz。雖然由于FPGA制造工藝還處于0.13um，大大制約了邏輯性能，但目前的這兩代產(chǎn)品至少可以滿(mǎn)足包括步進(jìn)電機控制、LCD驅動(dòng)控制、接口擴展、LED控制卡、微型打印機在內的工業(yè)應用需求。

　　從器件的內部架構上來(lái)看，如圖2所示，AstroII中不僅有同類(lèi)產(chǎn)品中堪稱(chēng)性能“卓越”的8051硬核，也集成了一些常見(jiàn)的外設如定時(shí)器、看門(mén)狗、UART、IIC和SPI等。當然，8051的程序啟動(dòng)也完全采取了類(lèi)似很多ARM的直接映射(Fully Shadowed)方式，確保讀寫(xiě)緩慢的ROM不再成為制約CPU性能的瓶頸。而8051與FPGA的互聯(lián)方面，不僅可以使用8051的EMIF尋址(23位寬可尋址地址總線(xiàn))，4K×8bit的DPRAM也是高速數據傳輸的不錯選擇，并且在這些互聯(lián)接口上都已經(jīng)固化好了同步邏輯，無(wú)需設計者浪費精力。此外，從最廉價(jià)的晶體時(shí)鐘支持，到I/O數量的最大化，再到其平易近人的價(jià)格，無(wú)不向我們展示著(zhù)這款國產(chǎn)芯片的“經(jīng)濟適用”。

　　圖2

　　總而言之，無(wú)論是Xilinx還是Altera，抑或是橫空出世的Capital-Micro，他們所力推的全新單片集成器件，無(wú)不預示著(zhù)FPGA+CPU的并行處理架構將在嵌入式應用中開(kāi)辟出一片嶄新的天地，在這個(gè)單片性能提升即將邁入極限的深亞納米時(shí)代，靈活多變的FPGA憑借其獨有的并行性必將助力傳統CPU的性能再次邁向新的高度。