FIR濾波器原理

　　導讀：FIR濾波器是非遞歸型濾波器的簡(jiǎn)稱(chēng)，又叫有限長(cháng)單位沖激響應濾波器。在數字信號處理系統中較基本的元件，今天帶大家了解FOR濾波器的原理

FIR濾波器原理——特點(diǎn)

　　FIR濾波器有以下幾點(diǎn)：

　?、?、數字濾波器還具有模擬濾波器不能比擬的可靠性。組成模擬濾波器的電子元件的電路特性會(huì )隨著(zhù)時(shí)間、溫度、電壓的變化而漂移，而數字電路就沒(méi)有這種問(wèn)題。只要在數字電路的工作環(huán)境下，數字濾波器就能夠穩定可靠的工作。

　?、?、數字濾波器相比模擬濾波器有更高的信噪比。這主要是因為數字濾波器是以數字器件執行運算，從而避免了模擬電路中噪聲(如電阻熱噪聲)的影響。數字濾波器中主要的噪聲源是在數字系統之前的模擬電路引入的電路噪聲以及在數字系統輸入端的模數轉換過(guò)程中產(chǎn)生的量化噪聲。這些噪聲在數字系統的運算中可能會(huì )被放大，因此在設計數字濾波器時(shí)需要采用合適的結構，以降低輸入噪聲對系統性能的影響。

　?、?、數字濾波器的處理能力受到系統采樣頻率的限制。這是因為奈奎斯特采樣定理，如果輸入信號的頻率分量包含超過(guò)濾波器1/2采樣頻率的分量時(shí)，數字濾波器因為數字系統的“混疊”而不能正常工作。如果超出1/2采樣頻率的頻率分量不占主要地位，通常的解決辦法是在模數轉換電路之前放置一個(gè)低通濾波器(即抗混疊濾波器)將超過(guò)的高頻成分濾除。否則就必須用模擬濾波器實(shí)現要求的功能。

　　數字濾波器具有比模擬濾波器更高的精度，甚至能夠實(shí)現后者在理論上也無(wú)法達到的性能。

FIR濾波器原理——原理

　　在信號進(jìn)入FIR濾波器前，首先要將信號通過(guò)A/D器件進(jìn)行模數轉換，使之成為8bit的數字信號，一般可用速度較高的逐次逼進(jìn)式A/D轉換器，不論采用乘累加方法還是分布式算法設計FIR濾波器，濾波器輸出的數據都是一串序列，要使它能直觀(guān)地反應出來(lái)，還需經(jīng)過(guò)數模轉換，因此由FPGA構成的FIR濾波器的輸出須外接D/A模塊。FPGA有著(zhù)規整的內部邏輯陣列和豐富的連線(xiàn)資源，特別適合于數字信號處理任務(wù)，相對于串行運算為主導的通用DSP芯片來(lái)說(shuō)，其并行性和可擴展性更好，利用FPGA乘累加的快速算法，可以設計出高速的FIR數字濾波器。

FIR濾波器原理——分類(lèi)

　　FIR濾波器的在硬件上的分類(lèi)有以下：分別是集成電路、DSP芯片、可編程三種。

　　集成電路：

　　一種是使用單片通用數字濾波器集成電路，這種電路使用簡(jiǎn)單，但是由于字長(cháng)和階數的規格較少，不易完全滿(mǎn)足實(shí)際需要。雖然可采用多片擴展來(lái)滿(mǎn)足要求，但會(huì )增加體積和功耗，因而在實(shí)際應用中受到限制。

　　DSP芯片：

　　DSP芯片有專(zhuān)用的數字信號處理函數可調用，或者根據芯片指令集的結構自行設計代碼實(shí)現FIR的功能;由于FIR設計時(shí)其系數計算及其量化比較復雜，因此一般都采用MATLAB軟件作為輔助設計，計算出FIR的系數;然后進(jìn)行代碼設計實(shí)現。實(shí)現FIR濾波器相對簡(jiǎn)單，但是由于程序順序執行，速度受到限制。而且，就是同一公司的不同系統的DSP芯片，其編程指令也會(huì )有所不同，開(kāi)發(fā)周期較長(cháng)。

　　可編程：

　　FPGA/CPLD。FPGA有著(zhù)規則的內部邏輯塊陣列和豐富的連線(xiàn)資源，特別適合用于細粒度和高并行度結構的FIR濾波器的實(shí)現，相對于串行運算主導的通用DSP芯片來(lái)說(shuō)，并行性和可擴展性都更好。

　　總結：FIR濾波器是數字信號處理的基本元件，FIR的可靠性和信噪比相對于模擬濾波器來(lái)說(shuō)都要高，相對遺憾的是FIR濾波器的處理能力受到采樣頻率的限制。FIR濾波器同硬件上可以分三類(lèi)：集成、DSP以及FPGA/CPLD三種。

　　以下是FIR濾波器的一些文章，網(wǎng)友們可以參閱一下：

二維FIR濾波器的FPGA實(shí)現

基于FDATool的FIR濾波器設計方法(一)

基于FDATool的FIR濾波器設計方法(二)

Matlab輔助DSP設計FIR數字濾波器