基于FPGA的圖像實(shí)時(shí)處理系統設計

　　2.2.3中值濾波算子模塊

　　中值濾波的原理是把圖像中某一點(diǎn)的像素值用該點(diǎn)的一個(gè)鄰域中各點(diǎn)像素值的中值代替，讓該點(diǎn)像素值更加接近真實(shí)值，從而消除孤立的噪聲點(diǎn)的濾波方法。在本系統中，選用3×3中值濾波模塊，其具體算法為將圖像某一點(diǎn)及其周?chē)?個(gè)點(diǎn)的像素按照大小排列順序，取9個(gè)像素值的中間值作為當前點(diǎn)的像素值，依次濾除整幀圖像的雜散信號。

　　通過(guò)FPGA實(shí)現9個(gè)數大小的排序，為了節省處理時(shí)間和芯片片上資源，利用快速中值濾波算法，結合流水線(xiàn)結構，分級排序來(lái)選取圖像像素的中間值。排序步驟如下：首先對3×3陣列進(jìn)行列排序，然后行排序，最后副對角線(xiàn)排序，得到濾波中值。下圖4為快速中值濾波示意圖，圖中的C代表三輸入排序器，所用比較器為assign結構，可以節約大量比較所用時(shí)間，提高系統的實(shí)時(shí)性。

　　圖4快速中值濾波算法示意圖

　　2.3閾值分割

　　由于實(shí)時(shí)圖像系統的刷新頻率較快(BT656格式每秒刷新25幀圖像)，每幀圖像之間像素灰度均值差別很小，因此，我們可以利用上一幀圖像的統計值來(lái)計算閾值，為下一幀圖像二值化提供閾值，以適應測試環(huán)境變化所引起的閾值變化，閾值統計采用直方圖的方式。

　　利用FPGA的IP核生成一個(gè)256×9位的DPRAM，用以作為直方圖的計數器。以該DPRAM的地址作為圖像的像素值，而以DPRAM的內部存儲值，作為該幀圖像中該像素值的個(gè)數，每讀出一位相應的像素，對應地址的內部寄存器加1，以此完成整幀圖像的像素統計。

　　整幀圖像像素統計完成以后，按照地址從小到大的順序，依此累加DPRAM中的值，當累加和不小于整幀圖像像素數的0.7時(shí)，該DPRAM地址，即為直方圖法得到的閾值，然后利用該閾值，為下一幀圖像做閾值分割。

　　2.4邊緣檢測

　　邊緣檢測在圖像處理中占有很重要的地位，好的邊緣檢測，可以提高圖像的定位精度，減少圖像后續處理中的數據量。綜合考慮各種濾波算法的優(yōu)缺點(diǎn)，由于Sobel算法對噪聲容抗較大，并且較易在FPGA上實(shí)現，因此，選取Sobel算法作為該系統的邊緣檢測算法。

　　邊緣檢測模塊類(lèi)似于濾波模塊，同樣也包括3個(gè)主要部分：乒乓結構存儲模塊、3×3陣列生成模塊和Sobel邊緣檢測算子模塊。前兩個(gè)部分不再贅述，本文主要介紹Sobel算子模塊。

　　該算子包含兩組3×3的矩陣，分別為橫向及縱向，將之與圖像作平面卷積，即可分別得出橫向及縱向的亮度差分近似值。

　　利用FPGA在硬件并行結構和流水線(xiàn)結構的特點(diǎn)，我們將整個(gè)Sobel算子分為4級，第一、二級分別將首、末行和首、末列按照算子模板參數相加并輸出結果，第三級將上級所得到的行列結果分別相減，第四級比較上級所得兩個(gè)值的絕對值，取絕對值較小的值作為Sobel檢測結果。如此，每個(gè)時(shí)鐘周期每級都執行各自相應的加減法運算，并在下個(gè)時(shí)鐘上升沿將所得數據級級傳遞，即可完成3×3陣列的Sobel算法，該模塊的流水線(xiàn)結構如圖5所示。這樣，在每個(gè)時(shí)鐘周期，都會(huì )輸出1個(gè)Sobel檢測值，即處理每一行圖像數據，僅需要n+4個(gè)時(shí)鐘周期的時(shí)間，處理整幀圖像所需最少時(shí)間為(n+4)×m×T，其中n為每行像素點(diǎn)個(gè)數，m為行數，T為時(shí)鐘周期。

　　圖5 Sobel算法的流水線(xiàn)結構

　　3實(shí)驗結果分析

　　根據系統硬件結構搭建的實(shí)驗平臺，連接各模塊接口，編譯并下載程序，運行系統。在實(shí)驗室環(huán)境下采集圖像，并進(jìn)行濾波和邊緣檢測等處理，在CCS3.3的view/graph菜單下觀(guān)測處理圖像效果圖，實(shí)驗結果與原圖對比如圖6所示。由于實(shí)驗室光線(xiàn)環(huán)境較為穩定，圖像噪聲較少，濾波效果不明顯，但是通過(guò)圖6(c)可以明顯看到圖像邊緣檢測效果較好，可以滿(mǎn)足圖像預處理要求。

　　針對系統圖像預處理速度的評估，我們以Sobel邊緣檢測算法作為參考。首先利用CCS3.3的計時(shí)函數，運行得到DSP對一幀720×576像素的圖像邊緣提取所用時(shí)間為254.83ms，然后通過(guò)上文所列公式計算FPGA圖像邊緣提取所用最少時(shí)間為15.445ms.通過(guò)兩種處理方式所用時(shí)間的比較，可以明顯得出FPGA在圖像預處理時(shí)的速度優(yōu)勢，完全可以滿(mǎn)足圖像實(shí)時(shí)處理的要求，具有很強的實(shí)用性。

　　圖6圖像處理結果