LEON3開(kāi)源軟核處理器動(dòng)態(tài)圖像邊緣檢測SoC設計

　?、傧到y時(shí)鐘與復位信號：是整個(gè)LEON3架構所共用的時(shí)鐘信號和復位信號，而iCLK_50是由外部直接引入的頻率為50MHz的時(shí)鐘，未經(jīng)過(guò)PLL處理。

　?、贗P核控制信號：主要實(shí)現IP核的觸發(fā)功能和結束功能。

　?、跘PB總線(xiàn)的輸入信號和輸出信號：此信號主要用于A(yíng)PB總線(xiàn)控制、IP核選擇、IP核使能等，其中包括對IP核內部寄存器的設置都是通過(guò)APB總線(xiàn)信號來(lái)完成的。

　?、蹹5M攝像頭輸入信號和輸出信號：此信號主要完成對D5M攝像頭的配置以及數據采集。

　?、軱TM顯示器輸入信號和輸出信號：此信號用于對LTM顯示器的配置。由于基于A(yíng)PB總線(xiàn)的IP核集成D5M攝像頭、LTM顯示器和邊緣檢測算法于一體，所以外部接口信號相對較多。但就APB總線(xiàn)本身而言，其信號并不多，這也是基于A(yíng)PB總線(xiàn)的設計方法相對簡(jiǎn)單的原因。

　　3.3自定義IP核的結構設計

　　有關(guān)“基于A(yíng)PB外圍低速總線(xiàn)圖像檢測IP核的實(shí)現基本思想部分”略——編者注。

　　基于A(yíng)PB總線(xiàn)的IP核框架結構如圖5所示。

　　圖5用戶(hù)定義圖像邊緣檢測lP核結構

　　4實(shí)驗結果

　　4.1動(dòng)態(tài)圖像邊緣檢測算法硬件實(shí)現仿真與分析

　　文中首先利用Matlab驗證局域熵邊緣檢測算法設計的正確性，然后采用Verilog HDL硬件描述語(yǔ)言編寫(xiě)圖像邊緣檢測算法，在算法實(shí)現過(guò)程中，為提高算法的性能，采用了Quartus II中自帶的DSP加速宏模塊。同時(shí)，為驗證仿真算法的正確性，編寫(xiě)Testbench系統測試文件，對其進(jìn)行仿真驗證，圖6為局域熵邊緣檢測算法的硬件仿真時(shí)序圖。

　　圖6局域熵邊緣檢測算法硬件實(shí)現仿真時(shí)序圖

　　從圖6中，可以看到3×3窗口產(chǎn)生的過(guò)程，L1～L3為采用片上緩存的方法實(shí)現的三行數據的同步。X1～X9對應3×3窗口中的9個(gè)像素點(diǎn)。圖中最終的數據輸出是有一定時(shí)延的，這是由于算法中存在大量的乘加運算和浮點(diǎn)數運算造成的。

　　在實(shí)現算法的同時(shí)，考慮到所選芯片提供了可用于加速算術(shù)運算的DSP模塊，于是為了加速算法的處理速度，在算法實(shí)現過(guò)程中，加入了大量的DSP加速處理模塊，如乘加器，浮點(diǎn)除法器等。表1給出了用硬件語(yǔ)言實(shí)現上述算法所使用的芯片資源情況。表2給出了該算法對DSP加速模塊的使用情況。