冗余時(shí)鐘源的平滑時(shí)鐘切換

　　當今許多數據通信、網(wǎng)絡(luò )和計算機系統都需要實(shí)現時(shí)鐘冗余。組件或板級故障甚至簡(jiǎn)單的定期系統維護等引起的任何中斷都不應造成系統運行中斷。因此，為整個(gè)電路工作提供時(shí)序的系統時(shí)鐘必須避免因任何異常情況而中斷。帶冗余的理想時(shí)鐘發(fā)生器也必須能在檢測到時(shí)鐘錯誤或丟失的情況下從母時(shí)鐘源平滑切換到子時(shí)鐘源或晶振。

　　以下給出幾類(lèi)常用的冗余時(shí)鐘方案，其中包括：

　　動(dòng)態(tài)時(shí)鐘切換：根據這種方案，系統在檢測到母時(shí)鐘源丟失或錯誤的情況下可自動(dòng)切換到子時(shí)鐘源。這種架構必須配備基于VCO的PLL。動(dòng)態(tài)時(shí)鐘切換要求：(1)具備錯誤或丟失參考時(shí)鐘檢測器，以及(2)要求電路能順利無(wú)誤地切換到子時(shí)鐘源。

　　基于DCXO的時(shí)鐘切換：根據這種方案，數控晶體振蕩器(DCXO)可在母參考時(shí)鐘源存在或丟失時(shí)提供時(shí)鐘源。在存在參考時(shí)鐘的情況下，DCXO會(huì )保持對參考時(shí)鐘的PLL鎖定。而在參考時(shí)鐘丟失的情況下，DCXO則會(huì )通過(guò)保持參考時(shí)鐘的最后相位和頻率狀態(tài)來(lái)提供時(shí)鐘。

　　動(dòng)態(tài)時(shí)鐘切換與基于DCXO的時(shí)鐘切換的對比

　　基于PLL的動(dòng)態(tài)時(shí)鐘切換是一種切實(shí)可行的時(shí)鐘切換方式，這種操作方式可實(shí)現時(shí)鐘之間的平滑切換。在時(shí)鐘切換期內，會(huì )有單位周期相位校正(PCC)填入(或消除)母參考時(shí)鐘和子參考時(shí)鐘之間的相位差。母時(shí)鐘源和子時(shí)鐘源之間可能存在較大的相位誤差，這會(huì )造成在切換時(shí)間不夠長(cháng)的情況下輸出時(shí)鐘出現較大相位沖突?；赑LL的器件應能夠通過(guò)延長(cháng)切換時(shí)間讓單位周期相位校正(PCC)保持較小值，進(jìn)而最大限度地減少相位沖突。PCC值的選擇必須足夠小，使其在切換期內不會(huì )對下游PLL或同步系統的設置/保持時(shí)間造成不利影響。

　　基于DCXO的時(shí)鐘切換方案采用可牽引晶振鎖相到參考時(shí)鐘。DCXO在母時(shí)鐘故障的情況下可保存參考時(shí)鐘最后的頻率和相位信息，從而有助于完成持續無(wú)誤的操作。當參考時(shí)鐘恢復時(shí)，DXCO能夠自動(dòng)與該時(shí)鐘重新實(shí)現同步?；贒XCO的時(shí)鐘切換相對于動(dòng)態(tài)時(shí)鐘切換而言可能具有一定的優(yōu)勢，但同時(shí)也存在自身的不足：

　　1. 需要外部可牽引晶振。這種類(lèi)型的晶振通常尺寸較大，需占用更多PCB面積;

　　2. 由于晶振牽引范圍有限，因此頻率鎖定范圍也有限。這就導致基于DXCO的標準器件的最大頻率變化限制為+/- 200PPM左右;

　　3. 速度太慢。DCXO PLL響應性使參考切換時(shí)間僅局限于數百毫秒(ms)的水平上;

　　4. 切換電容陣列會(huì )使頻率單獨改變，這就導致出現低頻相位沖突。覆蓋參考時(shí)鐘全部PPM變化的電容陣列數量有限(典型設計中只有10個(gè))。由于DCXO輸出相位噪聲(或相位沖突)過(guò)大，設計人員不愿在高性能應用中使用這種器件;

　　5. 由于器件的架構特性，當存在良好參考時(shí)鐘時(shí)，輸出時(shí)鐘會(huì )在此期間顯出DCXO不盡人意的相位噪聲(或相位沖突)特性，而在參考時(shí)鐘暫時(shí)丟失的情況下，倒能提供干凈的晶振輸出頻率。這是因為參考時(shí)鐘丟失時(shí)，DCXO仍能保持參考時(shí)鐘的最后相位和頻率狀態(tài)且沒(méi)有任何更新，因此也就不存在相位沖突;

　　6. 基于DCXO的器件的PLL帶寬低(近2KHz)會(huì )造成跟蹤誤差過(guò)大;

　　7. 該器件因其PLL帶寬低而不具備擴頻意識。

　　基于DCXO的架構的低帶寬有一定的優(yōu)勢，尤其是在參考時(shí)鐘切換時(shí)表現尤為突出。在母參考時(shí)鐘丟失而器件正被切換到子參考時(shí)鐘或晶振期間，較長(cháng)的切換時(shí)間會(huì )使單位周期相位校正(PCC)值極小，從而有可能實(shí)現平滑的時(shí)鐘切換。理想的平滑時(shí)鐘切換器件應當是具有低PCC值的基于PLL的動(dòng)態(tài)時(shí)鐘切換，或許需要時(shí)鐘切換時(shí)PLL能夠將帶寬從額定值1 MHz降至5-10 KHz的水平。利用這種可變的PLL帶寬架構，我們能夠實(shí)現平滑的時(shí)鐘切換。

　　參考時(shí)鐘和晶振之間的動(dòng)態(tài)切換

　　基于PLL的動(dòng)態(tài)時(shí)鐘切換可能不只能在參考時(shí)鐘之間實(shí)現，還可在參考時(shí)鐘和晶振輸入之間實(shí)現。在檢測到時(shí)鐘錯誤或丟失的情況下，VCO能夠切換到晶振輸入。只要平滑完成切換，這在功能上就與故障安全器件相同，只是它不會(huì )存在任何基于DCXO的器件的缺點(diǎn)，特別是上述第5點(diǎn)提及的問(wèn)題。在這種情況下，既不需要可牽引晶振，也不會(huì )出現相位沖突問(wèn)題。

　　單位周期相位校正(PCC)實(shí)現平滑切換

　　表1給出了50MHz、100MHz和200MHz等參考頻率下計算得出的不同單位周期相位校正的切換時(shí)間。這里，我們假定相同頻率但180°反相的兩個(gè)參考時(shí)鐘之間進(jìn)行切換。不同參考頻率下的單位周期相位校正(PCC)和切換時(shí)間曲線(xiàn)變化如圖1所示。

　　表1：不同參考頻率下切換時(shí)間和單位周期相位校正的對比情況

　　從上圖可以看出，單位周期相位校正(PCC)和時(shí)鐘切換時(shí)間曲線(xiàn)呈指數變化。PCC值越大，切換時(shí)間就越短。而PCC值越小，切換時(shí)間則呈指數級增加。請注意，我們就該曲線(xiàn)圖做了如下假設：(a)PLL為線(xiàn)性相位錯誤校正，(b)PLL響應是在理想狀態(tài)下，沒(méi)有過(guò)沖或下沖。而在現實(shí)情況下，切換時(shí)間會(huì )比這里顯示的要長(cháng)，而且很大程度上取決于PLL系統響應。此外，我們還要注意，PCC值不變的情況下，時(shí)鐘頻率越高，切換時(shí)間會(huì )越短。

　　基于DCXO的故障安全器件實(shí)際系統應用的經(jīng)驗數據顯示，20飛秒的PCC足以滿(mǎn)足100-200 MHz頻率范圍的數據通信應用需求。在PCC為20飛秒的情況下，時(shí)鐘切換造成的相位沖突微不足道，不會(huì )對系統性能造成不利影響。為此，我們建議50 MHz的參考時(shí)鐘應采取的方案為20飛秒的PCC對應10 ms的切換時(shí)間。

　　動(dòng)態(tài)平滑切換器件的設計通常包括兩個(gè)功能塊，如下所述：

　　1. 丟失參考時(shí)鐘或錯誤相位誤差檢測器電路：這將提供錯誤輸出，顯示正在啟動(dòng)時(shí)鐘切換。必須規定用復位輸入引腳對錯誤輸出進(jìn)行復位。

　　2. 參考時(shí)鐘切換電路：檢測到錯誤后，電路將被切換到子參考時(shí)鐘。子參考時(shí)鐘可以是外部時(shí)鐘源，也可以是晶振。在切換時(shí)間內，必須降低PLL帶寬以實(shí)現平滑切換。

　　本文介紹了冗余時(shí)鐘發(fā)生器源實(shí)現平滑時(shí)鐘切換的不同方法，以及不同冗余時(shí)鐘發(fā)生器的優(yōu)劣勢?；赑LL的動(dòng)態(tài)時(shí)鐘切換可平滑無(wú)誤地實(shí)現時(shí)鐘切換，建議使用該方法。動(dòng)態(tài)時(shí)鐘切換的關(guān)鍵要求是，應特別注意單位周期相位校正(PCC)的問(wèn)題。在檢測到時(shí)鐘錯誤或丟失情況下，以上建議的動(dòng)態(tài)時(shí)鐘切換的獨特特性能夠實(shí)現從母時(shí)鐘源到子時(shí)鐘源或晶振的平滑時(shí)鐘切換。

　　圖片文字說(shuō)明：

　　圖1.bmp：本圖顯示了不同參考頻率下的單位周期相位校正(PCC)和切換時(shí)間。

　　參考資料：

　　http://www.cypress.com/?rID=12622   – 了解賽普拉斯的零延遲緩沖器

　　http://www.cypress.com/?mpn=CY23FS04ZXI   – 賽普拉斯的DCXO產(chǎn)品系列