采用Nios的電能質(zhì)量監測系統解決方案

　　在電力系統中，要實(shí)現對電能質(zhì)量各項參數的實(shí)時(shí)監測和記錄，必須對電能進(jìn)行高速的采集和處理，尤其是針對電能質(zhì)量的各次諧波的分析和運算，系統要完成大量運算處理工作，同時(shí)系統還要實(shí)現和外部系統的通信、控制、人機接口等功能。而電能質(zhì)量監測系統大多以微控制器或(與)DSP為核心的軟硬件平臺結構以及相應的設計開(kāi)發(fā)模式，存在著(zhù)處理能力不足、可靠性差、更新?lián)Q代困難等弊端。本文將SoPC技術(shù)應用到電力領(lǐng)域，在FPGA中嵌入了32位NiosⅡ軟核系統?？蓪?shí)現對電能信號的采集、處理、存儲與顯示等功能，實(shí)現了實(shí)時(shí)系統的要求。

　　1 系統概述

　　1.1 電能質(zhì)量檢測系統的基本原理

　　電能質(zhì)量監測主要是對電能質(zhì)量各參數進(jìn)行實(shí)時(shí)監測和記錄，其功能流程為：把電網(wǎng)中的電壓、電流經(jīng)過(guò)PT、CT變成-5～+5 V的電壓信號、1～2 mA的電流信號，預處理后進(jìn)行采樣，對采樣值進(jìn)行數據處理，處理結果可以存儲在數據存儲單元，也可以通過(guò)通信模塊與計算機終端進(jìn)行通信，根據需要控制且查看處理結果。其系統基本原理方框圖如圖1所示。

　　圖1 系統基本原理方框圖

　　1.2 算法介紹

　　本文在處理諧波數據時(shí)，采用基2的DIT方式的FFT算法。傳統的基2算法的蝶形圖中輸入采用的是按碼位顛倒的順序排放的，輸出是自然順序。同一位置不同級的蝶形的輸入數據的位置不固定，難以實(shí)現循環(huán)控制，用FPGA編程時(shí)難以并行實(shí)現，通過(guò)對傳統的基2蝶形圖分析，調整其旋轉因子的位置，使得各級蝶形圖一致，如圖2所示，可以實(shí)現循環(huán)控制。

　　圖2 蝶形圖

　　這種結構的輸入是順序的，而輸出是位反碼的，每級的旋轉因子都是放在FPGA的片內ROM里的。調整后的旋轉因子的尋址有一定規律，對于N點(diǎn)的FFT(N=2k，K為級數)，旋轉因子有，…，，共N/2個(gè)，將他們按位碼倒序的形式排成一個(gè)含有N/2個(gè)元素的數組，記為：，，則第i級(i=O.1，2，…，K-1)的旋轉因子排列順序是W(O)，W(1)，W(2)，…，W(2i)重復2k-i-l次得到的。其特點(diǎn)是每級的輸入、輸出數據的順序是不變的，因此每級幾何結構是固定的。用這種結構尋址方便，易于用FPGA編程，實(shí)現內部并行的FFT硬件結構，從而明顯加快FFT的運算速度。

　　2 電能質(zhì)量檢測系統硬件設計

　　2.1 A/D轉換器

　　根據實(shí)測數據，如果采用12位分辨率的A/D轉換芯片，對15次諧波而言至少會(huì )引起1.67%的誤差，而在實(shí)際諧波測量中一般測到30次或更多次諧波，因此現場(chǎng)監測單元中A/D轉換器的分辨率應保證為14位或14位以上。本文采用AD73360作為采樣系統的模數轉換芯片。它的六路輸入通道可被分為三對，以分別對應電力系統中的三相。該芯片可以8 kHz，16 kHz，32 kHz，64 kHz的采樣速率同時(shí)進(jìn)行六通道的信號采樣。AD73360可滿(mǎn)足裝置對高速采樣的要求。AD73360與FPGA的連接如圖3所示。

　　圖3 AD73360與FPGA的連接

　　2.2 NiosⅡ軟核處理器

　　基于32位RISC嵌入式軟核NiosⅡ的SoPC，有著(zhù)其他SoPC(如基于FPGA嵌入式IP硬核SoPC)不可比擬的優(yōu)勢。采用NiosⅡ軟核處理器，用戶(hù)將不會(huì )局限于一般的處理器技術(shù)而是根據自己的標準裁剪和定制處理器，按照需要選擇合適的外設、存儲器和接口，輕松集成自己專(zhuān)有的功能，比如DSP、用戶(hù)邏輯等。這非常有利于設計高次諧波這種計算量大且控制邏輯復雜的系統。

　　為了滿(mǎn)足今后的性能要求，該電能質(zhì)量監測系統應能隨時(shí)被改進(jìn)升級?？梢约尤攵鄠€(gè)NiosⅡCPU、定制指令集、硬件加速器等，以達到更好的性能目標。還可以通過(guò)Avalon交換架構調整系統性能，該架構支持多種并行數據通道可實(shí)現大吞吐量的應用。

　　圖4 電能質(zhì)量監測系統硬件結構框圖

　　2.3 硬件系統平臺設計

　　圖4是整個(gè)系統的硬件結構框圖。系統組成主要包括：

　　(1)系統核心模塊采用STRATIX系列的EPlS25型的FPGA，它包含：10個(gè)DSP模塊、25 660個(gè)邏輯單元、48個(gè)嵌入式乘法器、RAM總量高達1 922576 b，6個(gè)數字鎖相環(huán)、可用的I/O口最多達到702個(gè)。它是一款采用高性能結構體系的PLD器件，結合了強大內核性能，大存儲器，DSP功能，高速I(mǎi)/O和模塊化設計。其內嵌的DSP模塊，提供了高于DSP處理器的數據處理能力，可以完成較為耗費資源的乘法器單元。這些資源對一個(gè)電能質(zhì)量監測系統來(lái)說(shuō)是已經(jīng)綽綽有余。

　　(2)NiosⅡ軟核處理器是整個(gè)系統模塊的CPU，它的具體特性已在前面詳細敘述。NiosⅡ軟核處理器除了要協(xié)調控制各個(gè)硬件設備外，電能參數相關(guān)數據的軟件算法也要在此執行。

　　(3)Avalon交換式總線(xiàn)由SoPC Buiider自動(dòng)生成，它是一種用于系統CPU和外設之間的內聯(lián)總線(xiàn)。傳統的總線(xiàn)結構缺點(diǎn)是每次只能有一個(gè)主機能接入總線(xiàn)，導致帶寬瓶頸。而在A(yíng)valon總線(xiàn)結構里，總線(xiàn)主機不搶占總線(xiàn)本身。Avalon交換結構可實(shí)現數據在外設與性能最佳數據通道之間的無(wú)縫傳輸，并且它同樣支持用戶(hù)設計的片外處理器和外設。

　　(4)諧波分析模塊采用內嵌的DSP對采集過(guò)來(lái)的16位數字信號進(jìn)行處理，輸入電能計量指標參數的處理算法程序，將結果暫存在片內存儲器，最后NiosⅡ軟核控制單元通過(guò)RS 232或.RS 485串口完成數據的傳輸和人機對話(huà)。諧波是一個(gè)周期性的正弦波分量，其頻率為基波頻率的整數倍。進(jìn)行諧波變換的方法很多，本文采用的是FFT，完成電壓有效值、電流有效值、有功功率、無(wú)功功率、視在功率、頻率、功率因子和穩態(tài)諧波分量等檢測。

　　以上是本文提出的一個(gè)基于NiosⅡ的基本電能質(zhì)量監測系統的硬件平臺。根據不同要求，還可以采取往系統核心模塊里添加DMA、自定義模塊等措施，從而形成功能更加完善的電能質(zhì)量監測系統。

　　3 電能質(zhì)量檢測系統軟件設計

　　3.1 SoPC Builder設計

　　對應系統的硬件平臺結構，添加NiosⅡProcessor，選擇其為快速型，以確保系統的速度性能。再添加SPI，PIO，Character LCD，FLASH Memory，Avalon Tristate Bridge，SDRAM Controller，On chip Memory，DSP，timer這些模塊。設置好模塊的各項參數后，點(diǎn)擊System控件里的兩個(gè)選項為各模塊主動(dòng)分配地址和中斷。然后在NiosⅡMore“CPU”Setting里選Reset Address為FLASH，選Exception AddFess為SDR-AM。最后點(diǎn)擊Generate生成對應的ptf文件。這樣系統的SoPC Buider設計基本完成。

　　3.2 NiosⅡIDE設計

　　進(jìn)入NiosⅡIDE后新建一個(gè)應用工程，選擇ptf文件和Black Project，這樣一個(gè)基于已有SoPC的空白應用工程建立完畢。然后在System Library里進(jìn)行必要工程設置。接著(zhù)將電能參數算法的C程序填入工程里，再進(jìn)行軟件的編譯調試等。調試完畢后，一并將所有程序與可執行文件全下載到FPGA上。至此，一個(gè)基于NiosⅡ的電能質(zhì)量監測SoPC設計完成。

　　4 結果分析

　　電能質(zhì)量檢測結果主要包括電流、電壓的諧波分析數據、電功率測量值數據、供電電壓的測量數據、頻率的測量數據、三相不平衡度的測量數據、閃變的測量數據以及誤差分析等。從實(shí)測數據中可以看出，由于各種非線(xiàn)性電力電子裝置的廣泛使用，增加了高次諧波的含有量，現以三相電壓的諧波分析數據為例，得到第2～30次諧波的諧波含有率，即第n次諧波有效值與基波有效值的比值，如柱狀圖5所示。

　　圖5 電壓諧波有效值與基波有效值的比值

　　圖5中，連續的三根柱子分別代表A相、B相、C相的電壓諧波含有率?？梢钥闯?，奇數次諧波的諧波含有率明顯比偶數次諧波含有率高，其中以第3，5，7，9，1l，13諧波含量最為明顯，且A，B，C三相電壓相應的諧波含有率差不多，除了B相的第9次和第13次諧波含有率比A相，C相略高一些。應該盡可能地降低諧波含有量，比如從電源電壓、線(xiàn)路阻抗、負荷特性等方面著(zhù)手，降低高次諧波含有量。

　　5 結語(yǔ)

　　本文提出一種基于NiosⅡ的電能質(zhì)量監測系統的設計方案，可以實(shí)現對電能信號的采集、處理、存儲與顯示等功能，達到實(shí)時(shí)系統的要求。但由于經(jīng)驗及技術(shù)有限，該系統在某些方面還有待提高。譬如如何進(jìn)一步減小三相不平衡度、閃變的危害等。本系統利用了可配置的優(yōu)勢，有興趣的朋友可以在此基礎上根據自己的具體需求來(lái)進(jìn)行相應的填充、修改、完善，得到更優(yōu)秀的電能質(zhì)量監測SoPC。