基于Multisim的數字鐘實(shí)驗電路的設計與仿真

　　2.3.2 時(shí)計數器

　　時(shí)計數器為24 進(jìn)制計數， 其計數規律是00→01→…→23→00，即當數字運行到23 時(shí)59 分59 秒時(shí)，在下一個(gè)秒脈沖的作用下，數字鐘顯示00 時(shí)00 分00 秒。計數器的計數狀態(tài)轉換表如表1 所示。

　　由表可知，計數器的狀態(tài)要發(fā)生兩次跳躍：一是計數到9，即個(gè)位計數器的狀態(tài)為1001 后，在下一計數脈沖的作用下向十位計數器進(jìn)位;二是計數到23 后，在下一個(gè)計數脈沖的作用下，整個(gè)計數器歸零。

　　用兩片74LS160 可實(shí)現24 進(jìn)制計數器的設計， 如圖5所示。把時(shí)個(gè)位的QC 與時(shí)十位的QB 與非后送入到時(shí)個(gè)位和時(shí)十位的計數清零端，當時(shí)十位計數器的狀態(tài)為“0010”時(shí)個(gè)位計數器的狀態(tài)“0100”時(shí)，時(shí)個(gè)位的QC 與時(shí)十位的QB輸出高電平，它們與非后為低電平分別對時(shí)個(gè)位和十位進(jìn)行清零。

　　2.4 校時(shí)電路

　　校時(shí)是數字鐘應具備的基本功能，當數字鐘接通電源或者計時(shí)出現錯誤時(shí)都需要對時(shí)間進(jìn)行校正。一般數字鐘都具有時(shí)、分、秒等校正功能。為使電路簡(jiǎn)單，這里只進(jìn)行分和時(shí)的校正。校正電路的要求在校正時(shí)位時(shí)不影響分和秒的正常計數，在校正分位時(shí)不影響秒和時(shí)的正常計數。校正電路的方式有快校正和慢校正兩種。由于快校正電路復雜，成本高，而慢校正更經(jīng)濟一些，所以設計采用慢校正對時(shí)鐘進(jìn)行校正，如圖6 所示。慢校正是用手動(dòng)產(chǎn)生單脈沖做校正脈沖。電路由74LS08 及電阻、電容、開(kāi)關(guān)等組成，其中J 為校分開(kāi)關(guān)，H 為校時(shí)開(kāi)關(guān)。

　　2.5 顯示部分

　　顯示部分采用74LS48 來(lái)進(jìn)行譯碼，用于驅動(dòng)LED-7 段共陰極數碼管。由74LS48 和LED-7 段共陰極數碼管組成數碼顯示電路，如圖7 所示。

　　譯碼驅動(dòng)電路是將“ 秒”、“ 分”、“ 時(shí)” 計數器輸出的8421BCD 碼進(jìn)行編譯，轉換為數碼管需要的邏輯狀態(tài)，驅動(dòng)LED-7 段數碼管顯示，并且為保證數碼管正常工作提供足夠的工作電流。若將秒、分、時(shí)計數器的每位輸出分別與相應七段譯碼器的輸出端連接，在脈沖的作用下，便可進(jìn)行不同的數字顯示。由于使用的譯碼器74LS48 輸出端高電平有效，所以選擇共陰極的數碼管來(lái)與之搭配。

　　3 數字鐘電路仿真

　　在電子設計中，EDA 設計和仿真是一個(gè)重要的設計環(huán)節。在眾多的EDA 設計和仿真中，Multisim10 以其強大的仿真設計應用功能， 在電子電路的仿真和設計中得到了廣泛應用[6]。

　　在完成總體電路設計的基礎上，用ultisim10 電子電路仿真軟件完成電路的仿真設計。首先對電路的各功能模塊進(jìn)行仿真設計，并對其實(shí)現的功能進(jìn)行調試與仿真，所有的子系統都能夠正常運行時(shí)，把所有功能模塊整合在一起，進(jìn)行仿真和調試，最終完成整體電路的仿真設計。

　　值得注意的是，在數字鐘電路設計過(guò)程中，一定要注意檢測觸發(fā)器電路時(shí)鐘的觸發(fā)模式，確定是上升沿觸發(fā)還是下降沿觸發(fā)，避免在設計過(guò)程中出現計數故障;在振蕩器設計的過(guò)程中，為使振蕩器產(chǎn)生精確、穩定的頻率，要選擇精度較高的電阻器和電容器。

　　4 結束語(yǔ)

　　文中設計和仿真的數字鐘電路雖然只是基于實(shí)驗目的，但是如果需要走時(shí)精準的數字鐘完全可以通過(guò)改進(jìn)時(shí)基信號來(lái)得到。具體方法為：用晶體振蕩器(CrystalOscillators)產(chǎn)生更加準確的時(shí)基信號，其它分頻電路、計時(shí)電路、譯碼顯示電路等只要保持不變，即可實(shí)現。