【從零開(kāi)始走進(jìn)FPGA】路在何方——Verilog快速入門(mén)

　　一、關(guān)于HDL

　　1. HDL簡(jiǎn)介

　　HDL ： Hardware Discription Language 硬件描述語(yǔ)言，即描述FPGA/CPLD內部邏輯門(mén)的工作狀態(tài)，來(lái)實(shí)現一定電路。

　　隨著(zhù)EDA技術(shù)的發(fā)展，使用硬件語(yǔ)言設計PLD/FPGA成為一種趨勢。目前硬件描述語(yǔ)言有VHDL、Verilog、Superlog、System C、Cynlib C++、C Level等。 各種語(yǔ)言有各種優(yōu)勢，根據業(yè)界應用而定。

　　2. VHDL和Verilog區別

　　在業(yè)界，VHDL和Verilog是主要的兩種硬件描述語(yǔ)言，主要區別如下：

　　(1)VHDL發(fā)展的較早，語(yǔ)法嚴格，而Verilog HDL是在C語(yǔ)言的基礎上發(fā)展起來(lái)的一種硬件描述語(yǔ)言,語(yǔ)法較自由。

　　(2)VHDL的書(shū)寫(xiě)規則比Verilog煩瑣一些，但verilog自由的語(yǔ)法也容易讓少數初學(xué)者出錯。

　　(3)國內電子專(zhuān)業(yè)很多會(huì )在本科階段教授VHDL,但社會(huì )上Verilog應用的較多，這給初學(xué)者帶來(lái)了一定的苦難。

　　3. 其他

　　目前出現用于CPLD/FPGA設計的硬件C語(yǔ)言編譯軟件，雖然還不成熟，應用極少，但它有可能會(huì )成為繼VHDL和Verilog之后，設計大規模CPLD/FPGA的又一種手段如現在的Nios II ，便是HDL與SystemC 結合。等今后ARM嵌入FPGA之后，這種結合將會(huì )更加的密切。

　　同樣尚未完全盛行的SystemVerilog-2005，相當于在Verilog-2001語(yǔ)法上的進(jìn)一步擴展，在語(yǔ)法和功能上的升級。目前更多的人傾向于應用Verilog-2001，尤其是某些老的工程師。

　　二、如何學(xué)習HDL

　　FPGA編程語(yǔ)言，淺顯易懂，屬于硬件描述語(yǔ)言。因為VHDL、Verilog屬于類(lèi)C語(yǔ)言，學(xué)過(guò)C語(yǔ)言的人會(huì )很快。

　　Bingo電子生涯中，當年先學(xué)的也是C語(yǔ)言，之后開(kāi)始開(kāi)始學(xué)FPGA，用的是語(yǔ)法相對比較嚴謹的VHDL(當時(shí)沒(méi)進(jìn)行教材改革，學(xué)校用的是VHDL)，一年后，因為交流、資料、以及將來(lái)工作等方面的需要，在幾天內轉向了Verilog，從此，他踏了不歸路。Bingo在此退學(xué)者學(xué)習Verilog，如果您是在校大學(xué)生，學(xué)校依舊安排您學(xué)VHDL，那另當別論。初學(xué)者可以找一個(gè)不錯的書(shū)，看一遍，抄幾個(gè)例程，玩玩流水燈(或者說(shuō)看完本書(shū)的例程)，便能很快入門(mén)O(∩_∩)O~。

　　關(guān)于語(yǔ)法，本書(shū)中Bingo不想多做累贅的闡述。國內外教科書(shū)，知名網(wǎng)站，名人博客中都已經(jīng)寫(xiě)的清清楚楚。此處推介在線(xiàn)中文網(wǎng)站：http://www.fpga.com.cn/hdl.htm