【從零開(kāi)始走進(jìn)FPGA】隨心所欲——DIY 系統板

　　就算你代碼再怎么牛逼，硬件描述語(yǔ)言再怎么熟練，沒(méi)有認知FPGA的工作原理，一切都是浮云。因此，在真正開(kāi)始實(shí)戰演練之前，Bingo將首先介紹FPGA最小工作配置要求，以及一些基本的外設，并通過(guò)DIY CPLD/FPGA系統板案例的分析講解，用淺顯易懂的語(yǔ)言，讓初學(xué)者深刻認識CPLD/FPGA的工作原理，能夠有一個(gè)更深刻的軟硬件思維。

　　一、Altium Designer 09 winter 軟件介紹

　　Layout的軟件有很多，包括Altium Designer、PADS、Cadence等。Altium Designer是入門(mén)比較簡(jiǎn)單，也在一些基本場(chǎng)合應用較多的軟件。國內大學(xué)生，很大一部分上都應用了這款軟件，此處以此為平臺設計CPLD/FPGA系統板。由于本軟件不是本書(shū)的主要內容，因此如何安裝在此處略去。

　　二、Altium Designer 09 winter 軟件使用

　　Altium Designer軟件已更新到2010，由于Bingo長(cháng)期使用09版本，故本書(shū)中以Winter 09作為L(cháng)ayout平臺，不再添加新版本描述的累贅。以下是Bingo發(fā)現或者總結的關(guān)于A(yíng)ltium Designer的部分精髓，如果您是一個(gè)初學(xué)者，請仔細看每一篇博文，希望對你有用：

　　(1)Altium Designer Winter 09 Rulse Design：

　　http://blog.chinaaet.com/detail/16592.html

　　http://www.cnblogs.com/crazybingo/archive/2011/02/21/1959864.html

　　(2)Altium Designer 發(fā)現的機密

　　http://blog.chinaaet.com/detail/11114.html

　　http://www.cnblogs.com/crazybingo/archive/2010/07/29/1788161.html

　　(3)TMD的Altium Designer的自我閹割功能：

　　http://blog.chinaaet.com/detail/18161.html http://www.cnblogs.com/crazybingo/archive/2011/03/10/1979418.html

　　對于本章節關(guān)于Layout的闡述，都建立在A(yíng)ltium Designer winter 09平臺， 以及Bingo DIY 元件庫Crazy_PCB.lib。此庫為Bingo大學(xué)2年Layout的項目經(jīng)驗，通過(guò)點(diǎn)點(diǎn)滴滴的積累下來(lái)的DIY 封裝庫，所有元件都通過(guò)測試，并且應用在多項項目中，下載地址為：

　　http://www.chinaaet.com/lib/detail.aspx?id=86259

　　讀者若有興趣，可以自行下載;若有問(wèn)題，可以聯(lián)系Bingo，隨時(shí)更新庫文件。

　　最后，推介一個(gè)PCB Layout的知名論壇，希望對PCB學(xué)習者有用：http://www.pcbbbs.com/

　　三、Step By Step DIY CPLD核心板

　　再怎么牛逼的代碼設計能力，作為一個(gè)硬件工程師，如果自己不會(huì )設計版圖，或者說(shuō)完全不懂硬件平臺的架構，而是以購買(mǎi)人家的系統板作為平臺，相應的在上面實(shí)現功能，這未免有太大的依賴(lài)性;同時(shí)，對于創(chuàng )造發(fā)揮也有一定的局限性。在公司可以有嚴格的分工，固定員工負責某部分的技術(shù)。但對于電子信息的初學(xué)者而言，就算你一味寫(xiě)代碼，了解或者掌握基礎的硬件設計，將會(huì )對軟件有更深刻的理解和構思，所謂“硬件是軟件的平臺”，沒(méi)有平臺，靈魂沒(méi)有肉體。

　　以下是Bingo在學(xué)習過(guò)程中的兩個(gè)小設計，借此以淺俗易懂的語(yǔ)言，介紹CPLD/FPGA的工作原理以及核心系統版設計，希望對讀者有一定的幫助。

　　1. EPM240T100C5N 引腳介紹

　　MUX II數據手冊下載地址：http://www.altera.com.cn/literature/lit-max2.jsp

　　EPM240T100C5N IC 引腳介紹：

　　2. EPM240T100C5N 工作條件

　　(1)VCC = 3.3V， GND = 0V

　　(2)4個(gè)CLK全局時(shí)鐘接口至少有一個(gè)輸入作為驅動(dòng)時(shí)鐘

　　(3)JTAG接口，用來(lái)燒錄代碼

　　注意：MUX II 可以不用外部晶振，因為MUX II 內部有一塊UFM，可作為內部晶振，能夠達到10M的頻率(不是很準確)，具體再次不做闡述。