基于32位NiosⅡ軟核系統的電能質(zhì)量監測系統設計

　　在電力系統中，要實(shí)現對電能質(zhì)量各項參數的實(shí)時(shí)監測和記錄，必須對電能進(jìn)行高速的采集和處理，尤其是針對電能質(zhì)量的各次諧波的分析和運算，系統要完成大量運算處理工作，同時(shí)系統還要實(shí)現和外部系統的通信、控制、人機接口等功能。而電能質(zhì)量監測系統大多以微控制器或(與)DSP為核心的軟硬件平臺結構以及相應的設計開(kāi)發(fā)模式，存在著(zhù)處理能力不足、可靠性差、更新?lián)Q代困難等弊端。本文將SoPC技術(shù)應用到電力領(lǐng)域，在FPGA中嵌入了32位NiosⅡ軟核系統?？蓪?shí)現對電能信號的采集、處理、存儲與顯示等功能，實(shí)現了實(shí)時(shí)系統的要求。

　　1 系統概述

　　1.1 電能質(zhì)量檢測系統的基本原理

　　電能質(zhì)量監測主要是對電能質(zhì)量各參數進(jìn)行實(shí)時(shí)監測和記錄，其功能流程為：把電網(wǎng)中的電壓、電流經(jīng)過(guò)PT、CT變成-5～+5 V的電壓信號、1～2 mA的電流信號，預處理后進(jìn)行采樣，對采樣值進(jìn)行數據處理，處理結果可以存儲在數據存儲單元，也可以通過(guò)通信模塊與計算機終端進(jìn)行通信，根據需要控制且查看處理結果。其系統基本原理方框圖如圖1所示。

　　1.2 算法介紹

　　本文在處理諧波數據時(shí)，采用基2的DIT方式的FFT算法。傳統的基2算法的蝶形圖中輸入采用的是按碼位顛倒的順序排放的，輸出是自然順序。同一位置不同級的蝶形的輸入數據的位置不固定，難以實(shí)現循環(huán)控制，用FPGA編程時(shí)難以并行實(shí)現，通過(guò)對傳統的基2蝶形圖分析，調整其旋轉因子的位置，使得各級蝶形圖一致，如圖2所示，可以實(shí)現循環(huán)控制。

　　這種結構的輸入是順序的，而輸出是位反碼的，每級的旋轉因子都是放在FPGA的片內ROM里的。調整后的旋轉因子的尋址有一定規律，對于N點(diǎn)的FFT(N=2k，K為級數)，旋轉因子有，…，，共N/2個(gè)，將他們按位碼倒序的形式排成一個(gè)含有N/2個(gè)元素的數組，記為：，，則第i級(i=O.1，2，…，K-1)的旋轉因子排列順序是W(O)，W(1)，W(2)，…，W(2i)重復2k-i-l次得到的。其特點(diǎn)是每級的輸入、輸出數據的順序是不變的，因此每級幾何結構是固定的。用這種結構尋址方便，易于用FPGA編程，實(shí)現內部并行的FFT硬件結構，從而明顯加快FFT的運算速度。

　　2 電能質(zhì)量檢測系統硬件設計

　　2.1 A/D轉換器

　　根據實(shí)測數據，如果采用12位分辨率的A/D轉換芯片，對15次諧波而言至少會(huì )引起1.67%的誤差，而在實(shí)際諧波測量中一般測到30次或更多次諧波，因此現場(chǎng)監測單元中A/D轉換器的分辨率應保證為14位或14位以上。本文采用AD73360作為采樣系統的模數轉換芯片。它的六路輸入通道可被分為三對，以分別對應電力系統中的三相。該芯片可以8 kHz，16 kHz，32 kHz，64 kHz的采樣速率同時(shí)進(jìn)行六通道的信號采樣。AD73360可滿(mǎn)足裝置對高速采樣的要求。AD73360與FPGA的連接如圖3所示。

　　2.2 NiosⅡ軟核處理器

　　基于32位RISC嵌入式軟核NiosⅡ的SoPC，有著(zhù)其他SoPC(如基于FPGA嵌入式IP硬核SoPC)不可比擬的優(yōu)勢。采用NiosⅡ軟核處理器，用戶(hù)將不會(huì )局限于一般的處理器技術(shù)而是根據自己的標準裁剪和定制處理器，按照需要選擇合適的外設、存儲器和接口，輕松集成自己專(zhuān)有的功能，比如DSP、用戶(hù)邏輯等。這非常有利于設計高次諧波這種計算量大且控制邏輯復雜的系統。

　　為了滿(mǎn)足今后的性能要求，該電能質(zhì)量監測系統應能隨時(shí)被改進(jìn)升級?？梢约尤攵鄠€(gè)NiosⅡCPU、定制指令集、硬件加速器等，以達到更好的性能目標。還可以通過(guò)Avalon交換架構調整系統性能，該架構支持多種并行數據通道可實(shí)現大吞吐量的應用。

　　2.3 硬件系統平臺設計

　　圖4是整個(gè)系統的硬件結構框圖。系統組成主要包括：