富士通Custom SoC：大數據背后的高性能設計的功耗挑戰

　　極具競爭的高速設計解決方案

　　隨著(zhù)芯片的處理速度不斷提升，工作頻率甚至超過(guò)2GHz，在高速設計中往往需要整合數億顆同時(shí)運行的晶體管和超高速模擬互聯(lián)IP，導致物理設計收斂變得更為困難，而芯片上大量的數字電路對超高速模擬IP的干擾現象也日益明顯。

　　一方面，為實(shí)現高速設計富士通半導體使用了復雜的時(shí)鐘分布技術(shù)，實(shí)現了低時(shí)鐘偏差，并使用金屬層隔離實(shí)現了無(wú)噪聲設計，其先進(jìn)的層次及緩沖器優(yōu)化技術(shù)能夠控制金屬層的優(yōu)化。

　　另一方面，自1999年富士通半導體研發(fā)出了超過(guò)1Gbps全球最快的SerDes以來(lái)，此后很多年，富士通半導體一直都是高速接口設計的領(lǐng)軍者，滿(mǎn)足了計算機網(wǎng)絡(luò )設計，伺服器和消費電子的需求?，F在富士通半導體的SerDes支持速率達到了32Gbps，并支持客戶(hù)專(zhuān)用定制。針對最新32Gbps SerDes的評估板也以投入使用，未來(lái)還將支持56Gbps SerDes或更高參數。

　　如下圖5所示，富士通半導體廣泛的高速I(mǎi)P產(chǎn)品組合包括非常高速的SerDes，及PCIe和SATA等，這對于用戶(hù)具有非常獨特的價(jià)值，也是一般的IC設計服務(wù)公司所不具備的能力?！案皇客ò雽w能夠提供給客戶(hù)整套的方案，我們寬泛的高速I(mǎi)P接口是經(jīng)過(guò)驗證的，用戶(hù)采用我們的方案不會(huì )有IP驗證方面的后顧之憂(yōu)?！?陳博宇表示。

?

　　高速接口IP積累

　　50年磨一劍，在Custom SoC (ASICs)積累豐富Know-how

　　現在，富士通半導體擁有大規模版圖經(jīng)驗，高速接口，高性能封裝經(jīng)驗和協(xié)同設計能力，從設計到交付，始終支持客戶(hù)的高性能LSI項目。

　　“從1956年出口了第一批硅晶體管開(kāi)始，50年來(lái)，我們一直致力于對現有產(chǎn)品的不斷提升并持續開(kāi)發(fā)新產(chǎn)品。在Custom SoC (ASICs)領(lǐng)域積累了豐富Know-how。并且在HPC和Networking設計中，有很多成功的案例。2009年，我們的Tape out總數達到10000個(gè)，每年的Tape out數量都增加300多個(gè)?！?陳博宇指出。

?

　　2012年，富士通研發(fā)的超級計算機

　　2012年，富士通半導體參與研發(fā)出了當時(shí)世界上最快的超級計算機“京”，“京”的計算速度為每秒1.051萬(wàn)萬(wàn)億(1萬(wàn)萬(wàn)億為1京)次。

　　據悉，富士通半導體與國內知名的網(wǎng)絡(luò )芯片提供商在最近的一次高頻通訊ASIC芯片的合作開(kāi)發(fā)中，雙方共同克服效能、功耗和交期的挑戰，且原型芯片的Tape out比原定計劃提前兩周，并一次成功。陳博宇進(jìn)一步表示：“我們現在做的比較多的是在2億到3億門(mén)規模左右的設計，以28nm為主，預計接下來(lái)兩年會(huì )有若干個(gè)16nm/14nm的2億、3億門(mén)級的設計?！?/p>