基于fpga二維小波變換核的實(shí)時(shí)可重構電路

　　2.3 研究現狀

　　1 可進(jìn)化IP核

　　從進(jìn)化硬件的經(jīng)驗可知，系統通常只有一部分是適應性的(可進(jìn)化的)，另一部分可以通過(guò)傳統的不可變的電路來(lái)實(shí)現。同樣，使用IP核構造的系統也是有些IP核是可進(jìn)化的，有些IP核是不可變的?？蛇M(jìn)化的那些IP核稱(chēng)為可進(jìn)化組件或可進(jìn)化IP核。

　　可進(jìn)化IP核像普通的IP核一樣被存儲在組件庫中，在被下載并放在一個(gè)可重構器件中后，它們將自動(dòng)地進(jìn)化它們的內部電路。當不再需要適應性行為時(shí)，可以從可重構器件中刪除可進(jìn)化IP核?？蛇M(jìn)化IP核和普通IP核的復用方式相同。

　　2 可進(jìn)化IP核的一般體系結構

　　如圖1所示，可進(jìn)化IP核由可重構電路，基因單元和控制器構成(本文中可重構電路是指可進(jìn)化IP核內的一個(gè)部分;可重構器件是指整個(gè)可重構平臺，如FPGA)。這里要強調的是，基因單元不包含適應度計算，它只實(shí)現基因的操作、染色體存儲和適應度存儲。適應度的計算和環(huán)境由其它的核來(lái)提供?；騿卧梢恍┡渲貌⑸陷d到可重構電路中去，環(huán)境對這些配置進(jìn)行評估，并將適應度值發(fā)送給IP核?？蛇M(jìn)化IP核實(shí)際上是一個(gè)由環(huán)境控制的電路生成器。

　　環(huán)境(由其它核提出)和可進(jìn)化IP核之間的通信如下：首先IP核被初始化(生成初始化種群)，然后進(jìn)入如下無(wú)限循環(huán)——當環(huán)境發(fā)生變化后，環(huán)境計算當前電路配置的適應度，并判斷電路是否適應環(huán)境。如果染色體存儲器中的配置不可用，則向IP核發(fā)出控制信息，IP核開(kāi)始進(jìn)化。即基因單元把硬件配置信息作為染色體，根據適應度對其進(jìn)行交叉、變異等遺傳操作，生成一個(gè)新的種群。環(huán)境對新種群進(jìn)行適應度計算，并判斷是否有滿(mǎn)足當前環(huán)境的個(gè)體(配置)。若沒(méi)有，向IP核發(fā)控制信息，遺傳單元繼續對電路配置進(jìn)行進(jìn)化，直至有滿(mǎn)足當前環(huán)境的配置為止;若有，則將適應度值發(fā)給IP核，IP核用這個(gè)新生成的最優(yōu)配置來(lái)重配置可重構電路，并在染色體存儲器中保存當前最優(yōu)配置及其適應度值，等待來(lái)自環(huán)境的下一個(gè)請求。

　　環(huán)境總是要求下載當前最優(yōu)的進(jìn)化電路，因此，IP核必須保存目前為止最優(yōu)的配置，并且在需要的時(shí)候提供出去?？蛇M(jìn)化IP核總是屏蔽重構過(guò)程，因此它對于外部環(huán)境來(lái)說(shuō)是不可見(jiàn)的。

　　對于一些特殊的應用，必須為它們開(kāi)發(fā)專(zhuān)用的可進(jìn)化IP核，因為反映應用的要求基因單元和可重構電路的體系結構將使進(jìn)化過(guò)程優(yōu)于一個(gè)隨機的搜索。由于適應度計算是在IP核外進(jìn)行的，因此IP核原則上支持動(dòng)態(tài)適應度函數和無(wú)限的進(jìn)化?？蛇M(jìn)化IP核可以用軟件實(shí)現。

　　三 項目實(shí)施方案

　　3.1方案基本功能框圖

　　圖2 系統框圖

　　圖3 DWT2D核原理圖

　　圖 4 由四個(gè)RTP核構成的四拍FIR濾波器