利用FPGA實(shí)現的FFT變換設計

　　隨著(zhù)集成電路的飛速發(fā)展，在圖像處理，通信和多媒體等很多領(lǐng)域中，數字信號處理技術(shù)已經(jīng)被廣泛應用?？焖俑盗⑷~變換(FFT)算法的提出，使得數字信號處理的運算時(shí)間上面縮短了好幾個(gè)數量級。因此對FFT算法及其實(shí)現方法的研究具有很強的理論和現實(shí)意義。

　　1 FFT算法及其實(shí)現方法

　　現場(chǎng)可編程門(mén)陣列FPGA是一種可編程使用的信號處理器件，其運算速度高，內置高速乘法器可實(shí)現復雜累加乘法運算;同時(shí)其存儲量大，無(wú)需外接存儲器就可實(shí)現大量數據運算;而且算法實(shí)現簡(jiǎn)單，通過(guò)VHDL編程語(yǔ)言可輕松實(shí)現功能開(kāi)發(fā)，縮短了開(kāi)發(fā)周期。FPGA已經(jīng)在通訊、視頻、圖像處理等領(lǐng)域被廣泛使用。

　　本次設計采用FPGA實(shí)現8點(diǎn)32位的FFT變換，現場(chǎng)可編程門(mén)陣列FPGA是一種可編程使用的信號處理器件，用戶(hù)可以通過(guò)改變配置信息對其功能進(jìn)行定義，以滿(mǎn)足設計需求。與DSP相比，FPGA實(shí)現FFT具有速度高，存儲容量大，硬件實(shí)現簡(jiǎn)單，I/O帶寬高等特點(diǎn)。

　　FFT處理器被分成一下幾個(gè)主要的功能模塊：數據地址產(chǎn)生單元、蝶形運算單元、數據選擇單元、控制單元、存儲單元等。通過(guò)VHDL語(yǔ)言在CycloneII系列芯片上編程實(shí)現。運算方案采用順序處理的方法。傅立葉變換實(shí)現時(shí)首先進(jìn)行基2、基4分解，一般來(lái)說(shuō)，如果算法使用基2實(shí)現，雖然使用的資源較多，但速度優(yōu)勢明顯。設計中采用基-2DIT-FFT算法來(lái)實(shí)現整個(gè)系統的設計，如圖1所示。

　　圖1

　　在FFT模塊的設計中，旋轉因子與輸入數據進(jìn)行的是一個(gè)小數乘法的蝶形運算，需要將旋轉因子表示成小數的二進(jìn)制形式。為了保證運算結果的正確性，還需要將輸入和輸出數據進(jìn)行小數點(diǎn)的調整。在此次設計中采用定點(diǎn)小數的方法，所謂定點(diǎn)小數，就是小數點(diǎn)的位置是固定的。設計中統一將小數點(diǎn)放在了Q6的位置，在仿真的結果圖中顯示的輸出數據均是小數點(diǎn)經(jīng)過(guò)移位后的結果即結果均擴大了64倍。

　　復數乘法器采用FPGA內部IP核的例化與調用來(lái)設計實(shí)現了蝶形處理，這樣就可以提高蝶形運算單元的的運算速度，降低了運算復雜度?？刂茊卧脑O計通過(guò)一個(gè)有限狀態(tài)機來(lái)實(shí)現控制器。通過(guò)有限狀態(tài)機狀態(tài)的輸出分別控制ROM因子表、隨機存儲器RAM和蝶形處理器。使它們可以協(xié)調一致地工作，從而實(shí)現FFT運算的正確輸出。

　　將系統設計的各個(gè)模塊連接起來(lái)，利用順序處理的FFT設計結構，將輸入數據的8個(gè)點(diǎn)放到RAM中進(jìn)行處理。經(jīng)過(guò)元件例化和調用操作完一級蝶形之后對其結果進(jìn)行存儲;之后完成二級蝶形操作及存儲;最后進(jìn)行三級蝶形的操作。

　　若輸入8點(diǎn)數據為[5，8，3，2.0，6，1，2].其仿真結果經(jīng)轉換后的值為(即結果擴大了64倍)：[1728，410-j218，64-j640，230+j38，-576，230-j38，64+j640，410+j218 ]，與MATLAB仿真的結果一致。

　　如圖2所示，圖中的x0，x1，x2……x7是輸入信號，分別給它們輸入的值為[5，8，3，2，0，6，1，2];y0_i，y0_r……y7_i，y7_r是仿真中得到的輸出信號。經(jīng)過(guò)運算，輸出結果與理論計算結果一致。

　　圖2

　　2總結

　　通過(guò)仿真驗證此次利用FPGA實(shí)現的FFT設計采用內置雙端口RAM、ROM單元，實(shí)現了存取數據、旋轉因子計算、蝶形計算，系統結構簡(jiǎn)單，運算可靠性高，速度得到了進(jìn)一步提升。