基于FPGA的LCD顯示遠程更新

　　1 項目背景

　　1.1 研究背景

　　LCD顯示屏的應用越來(lái)越廣，數量越來(lái)越多。LCD顯示屏應用廣泛，無(wú)處不在。小到家庭各種電器設備，大到軍事設備。更常見(jiàn)是用于各種公共場(chǎng)合如體育館、廣場(chǎng)等商業(yè)用途。給我們傳遞一種更為直觀(guān)、生動(dòng)的信息。從此我們的生活發(fā)生了巨大改變。巨大的應用巨大的市場(chǎng)帶來(lái)了巨大的商機。傳統的顯示器大多采用控制系統與顯示界面集成在一起的方案，不便于實(shí)時(shí)管理與有效維護，不便于及時(shí)更新;也不便于人親臨惡劣的工作環(huán)境下進(jìn)行人為操控。LED顯示屏用戶(hù)迫切需要實(shí)現對LED顯示屏的遠程控制。

　　基于FPGA的LCD顯示的遠程更新是為了通過(guò)中央服務(wù)器可以實(shí)現有效地更新廣泛分布的LCD顯示屏，達到便于操縱，低成本，高效數據傳輸等特點(diǎn)。

　　1.2 基于FPGA的LCD顯示的遠程更新的優(yōu)越性

　　本項目通過(guò)TCP/IP協(xié)議與遠程控制進(jìn)行通信，便且使用FTP協(xié)議來(lái)更新LCD顯示內容。使中央服務(wù)器與分布在其他區域的LCD顯示器組成網(wǎng)絡(luò )并IP編址，可以通過(guò)中央服務(wù)器進(jìn)行高效、方便、可靠地管理和維護LCD顯示器。具有以下優(yōu)勢：

　　●采用可編程的FPGA進(jìn)行設計，便于設計的更新與升級，節約成本。

　　●通過(guò)使用TCP/IP服務(wù)，使系統在傳輸數據和接受數據的過(guò)程中穩定性和可靠性得到有效地保證。

　　●采用SOPC集成系統的設計，是整個(gè)系統的復雜性大為降低。

　　●LCD體積小、質(zhì)量輕、功耗低，可以用大規模集成電路直接驅動(dòng)，可以在明亮環(huán)境下顯示，不含射線(xiàn)傷害。

　　2 項目方案

　　2.1 實(shí)現功能

　　1、系統采用FPGA嵌入軟核Microblaze作為微控制器，用于發(fā)送需要傳輸的數據。

　　2、通過(guò)TCP/IP協(xié)議有效地實(shí)現與遠程LCD接收端進(jìn)行通信。

　　3、在接收端，對收到的FTP數據進(jìn)行存儲并實(shí)現對LCD屏顯示內容的更新。

　　2.2方案設計原理

　　該方案使用Atlys Spartan®-6 FPGA 開(kāi)發(fā)套件硬件平臺，系統原理框圖如下：

　　本方案做的是有線(xiàn)數據接收，首先使用FPGA嵌入軟核Microblaze作為微控制器，然后通過(guò)TCP/IP協(xié)議與遠程控制進(jìn)行通信，在接受端接收到發(fā)送過(guò)來(lái)的信號，并存入RAM存儲器中，同時(shí)對LCD顯示屏進(jìn)行更新。

　　2.3硬件設計

　　通過(guò)上面對整個(gè)系統功能要求， 性能要求的分析， 我們可以確定系統的基本硬件結構， 其組成框圖如下所示：

　　從上面的系統硬件框圖中我們可以看到，整個(gè)系統由Microblaze組成的微控制器，PLB外設總線(xiàn)，LCD控制器，以太網(wǎng)、以及片上RAM等組成。Microblaze微控制器作為控制器，通過(guò)PLB總線(xiàn)與各部分控制器以及外圍聯(lián)接，負責整個(gè)系統的運行。片上SDRAM作為Microblaze微控制器執行指令的存儲空間，在LCD更新過(guò)程中也需要保存接收到的FTP數據。整個(gè)系統最主要就是LCD控制IP核以及以太網(wǎng)通信部分。

　　LCD控制IP核主要由地址發(fā)生模塊、顯存讀取模塊、時(shí)序發(fā)生模塊、幀存控制模塊、行緩存等模塊組成。

　　·地址發(fā)生模塊

　　地址發(fā)生模塊為顯存讀取模塊提供了一張顯存地址表，地址表上涵蓋了LCD上每個(gè)像素點(diǎn)的訪(fǎng)問(wèn)地址，地址發(fā)生模塊設計保證在LCD顯示掃描時(shí)鐘進(jìn)行到某一像素點(diǎn)時(shí)，恰好向顯存讀取模塊提供該像素點(diǎn)的地址，顯存讀取模塊據此地址從顯存讀取相應的像素點(diǎn)信息。地址發(fā)生模塊動(dòng)態(tài)地向顯存讀取模塊提供地址的行為與顯存讀取模塊的讀操作是同步進(jìn)行的，同步時(shí)鐘為像素點(diǎn)時(shí)鐘D-CLK，觸發(fā)信號是來(lái)自時(shí)序發(fā)生模塊的數據使能信號Data-EN，復位信號為時(shí)序發(fā)生模塊的場(chǎng)同步消隱信號HB。

　　·顯存讀取模塊

　　顯示讀取子模塊通過(guò)16 bit并行數據總線(xiàn)訪(fǎng)問(wèn)顯存SRAM，對FPGA“調色板”顏色處理子模塊提供4 bit并行數據接口。本模塊的輸入時(shí)鐘頻率是LCD像素點(diǎn)時(shí)鐘信號D-CLK的4倍，觸發(fā)信號為L(cháng)CD數據使能信號Data-EN，每4 bit顯存內容描述一個(gè)像素點(diǎn)，可顯示16種顏色(顏色及色深可根據系統的要求，適時(shí)擴充)。顯存讀取狀態(tài)機循環(huán)1次可讀取4個(gè)像素點(diǎn)的信息，在時(shí)鐘信號的觸發(fā)下，依次將點(diǎn)像素信息輸送至“調色板”顏色處理子模塊。將以上操作分解為如下步驟：(1)消隱：每行或每場(chǎng)的非顯示階段，此階段送至LCD的圖像信息無(wú)效;(2)SO:取每包圖像信息的第1個(gè)像素點(diǎn)信息，并送至“調色板”顏色處理子模塊;(3)s1:取每包圖像信息的第2個(gè)像素點(diǎn)信息，并送至“調色板”顏色處理子模塊;(4)S2:取每包圖像信息的第3個(gè)像素點(diǎn)信息，并送至“調色板”顏色處理子模塊;(5)s3:取每包圖像信息的第4個(gè)像素點(diǎn)信息，并送至“調色板”顏色處理子模塊。

　　·時(shí)序發(fā)生模塊

　　時(shí)序發(fā)生模塊主要產(chǎn)生數字TFT-LCD所需的像素點(diǎn)時(shí)鐘D-CLK、行同步信號H-SYNC、場(chǎng)同步信號V-SYNC、行同步信號H-SYNC、數據使能信號Data-EN信號。隨著(zhù)FPGA的出現，利用編程邏輯方法產(chǎn)生行場(chǎng)掃描時(shí)序是一個(gè)發(fā)展方向。這種方法具有電路簡(jiǎn)單、功能強、修改方便、可靠性高等優(yōu)點(diǎn)，只需在代碼中修改一些時(shí)序參數就能產(chǎn)生任意時(shí)序的波形，可以支持各種接口時(shí)序要求的TFT. - LCD顯示器。