嵌入式控制系統電路抗干擾性的設計研究

　　嵌入式控制系統是為了實(shí)現某型軍用船艇模擬訓練系統的操縱控制功能而開(kāi)發(fā)的。該系統基于軍民兩用的自動(dòng)技術(shù)，采用模塊化設計，可以方便地完成系統的升級改造，以適應船艇改進(jìn)改型的需要，運用前景十分廣闊。嵌入式控制系統是船艇模擬訓練系統的控制中樞，其抗干擾設計是船艇模擬訓練系統開(kāi)發(fā)的重要環(huán)節，直接影響到系統的穩定運行。

　　時(shí)鐘電路抗干擾設計

　　時(shí)鐘電路產(chǎn)生CPU的工作時(shí)序脈沖，是正常工作的關(guān)鍵。時(shí)鐘信號被干擾后將導致CPU的工作時(shí)序發(fā)生紊亂，使得系統不能正常工作。

　　時(shí)鐘信號不僅是對噪聲干擾最敏感的部位，同時(shí)也是單片機系統的主要噪聲源。單片機的時(shí)鐘信號為頻率很高的方波，由與其頻率相同的正弦基波和其倍頻正弦波疊加而成。頻率越高，越容易發(fā)射出去成為噪聲源。此外，時(shí)鐘頻率越高，信息傳輸線(xiàn)上信息變換頻率也越高，致使線(xiàn)間串擾、反射干擾以及公共阻抗干擾加劇。因而，在滿(mǎn)足系統功能的前提下，應盡量降低時(shí)鐘頻率，這對降低系統的電磁發(fā)射，提高系統的抗干擾性能極為有利。

　　系統的嵌入式控制系統時(shí)鐘電路的抗干擾設計主要有以下幾步。

　　● 時(shí)鐘脈沖電路盡量靠近CPU，引線(xiàn)盡量短而粗。

　　● 用地線(xiàn)包圍振蕩電路，晶體外殼接地。

　　● 晶振電路電容性能穩定，容量準確且遠離發(fā)熱元件。

　　● 印刷電路板上大電流信號線(xiàn)、電源變壓器遠離晶振信號的連線(xiàn)。

　　● 對于外部時(shí)鐘源電路，對其芯片電源采取濾波措施。

　　● 時(shí)鐘電路為其他芯片提供時(shí)鐘信號時(shí)，采用隔離和驅動(dòng)措施。

　　復位電路的設計

　　在嵌入式控制系統設計中，復位電路的設計非常重要，因為單片機應用系統工作時(shí)，會(huì )經(jīng)常要求進(jìn)入復位工作狀態(tài)，因而要求復位電路必須準確、可靠地工作，其復位狀態(tài)與應用系統的復位狀態(tài)是密切相關(guān)的。

　　單片機的復位是靠外部電路實(shí)現的，在時(shí)鐘電路工作后，只要在單片機的RST引腳上出現24個(gè)振蕩脈沖(2個(gè)機器周期)以上的高電平，單片機就實(shí)現初始化狀態(tài)復位。為了保證系統可靠的復位，在設計復位電路時(shí)，要使RST引腳保持10ms以上的高電平。只要RST保持高電平，MCS-51單片機就循環(huán)復位;當 RST從高電平變?yōu)榈碗娖揭院?，單片機就從0000H地址開(kāi)始執行程序。在復位有效期間，ALE、PSEN、P0、P1、P2、P3口引腳輸出高電平，即使準雙向口皆處于輸入狀態(tài)，并將07H寫(xiě)入棧指針SP(即設定堆棧底為07H)。同時(shí)，將程序計數器PC和其余的特殊功能寄存器清零(不定的位除外)。復位不能影響單片機內部的RAM狀態(tài)，但上電復位時(shí)，由于是重新供電，RAM在斷電時(shí)數據丟失，上電復位后為隨機數。復位后單片機的初始復位狀態(tài)如表1所示。

　　系統中采用程序運行監視電路設計來(lái)滿(mǎn)足系統的復位工作要求。程序運行監視通常都由各種類(lèi)型的程序監視定時(shí)器WDT(Watch Dog Timer)，俗稱(chēng)“看門(mén)狗”。WDT可保證程序非正常運行，如程序“死機”時(shí)，能及時(shí)進(jìn)入復位狀態(tài)。WDT通常有三種類(lèi)型：?jiǎn)纹瑱C內部的WDT功能單元;μP監視控制器件的WDT電路;單片機外部設置的WDT電路。本系統中，我們使用單片機外部設置WDT電路。

　　圖1是外部WDT電路示意圖。WDT是一個(gè)帶有清除端CLR及溢出信號OF輸出的定時(shí)器。定時(shí)器由脈沖源PWDT、循環(huán)計數器、單穩態(tài)電路組成。PWDT提供循環(huán)計數器的計數脈沖，單穩態(tài)將循環(huán)計數器溢出信號轉換成單片機的復位脈沖WRST。

　　圖1 單片機外部WDT電路示意圖

　　系統使用的MAX813L與8031的接口電路如圖2所示。該電路可實(shí)現看門(mén)狗、電源故障監控的功能。MAX813L是一款帶有WDT和電壓監控功能的芯片，其WDT功能可在輸入于1.6s內沒(méi)有變化時(shí)，產(chǎn)生復位輸出。同時(shí)，電壓監控功能可以保證當電源電壓低于1.25V時(shí)，產(chǎn)生低掉電輸出。此外，MAX813L還能在上電時(shí)自動(dòng)產(chǎn)生200ms寬的復位脈沖，并具備人工復位功能，可以給CPU提供良好的保護。

　　圖2 MAX813L與單片機8031的連接圖

　　通過(guò)把WO與WR直接相連接，一旦程序跑飛，WO將變?yōu)榈碗娖?，并保?40ms以上。該信號將使MAX813L復位，同時(shí)清零看門(mén)狗定時(shí)器，使RST引腳輸出高電平，將單片機復位。200ms結束后，單片機脫離復位狀態(tài)，重新恢復正常的程序運行。

　　上述的硬件“看門(mén)狗”用于解決主程序的死循環(huán)故障，對于程序中出現的中斷故障，系統使用軟件“看門(mén)狗”來(lái)實(shí)現對中斷的發(fā)現和處理。軟件“看門(mén)狗”會(huì )在主程序中設置變量t0和t1。當T0發(fā)生一次中斷，將t0加1，T1發(fā)生一次中斷，將t1加1。在主程序的功能模塊開(kāi)始處記錄下t0、t1的當前值，設置計數器的計數周期，使之小于功能模塊的執行時(shí)間。這樣，在功能模塊的執行周期內，計數器肯定會(huì )發(fā)生中斷，通過(guò)在功能模塊的出口處檢測這種變化來(lái)確定是否發(fā)生了中斷關(guān)閉情況，并進(jìn)行故障的處理。

　　控制器總線(xiàn)的抗干擾設計

　　由于系統使用的單片機僅僅依靠自身功能不能滿(mǎn)足系統的要求，需要應用外部接口芯片對其功能進(jìn)行擴展。而總線(xiàn)是單片機和外部各種接口芯片進(jìn)行數據交換的通道，總線(xiàn)的可靠性直接關(guān)系到系統的可靠性，系統主要采取以下措施來(lái)提高總線(xiàn)的抗干擾能力。

　　采用三態(tài)門(mén)式總線(xiàn)驅動(dòng)器提供總線(xiàn)的抗干擾能力?？偩€(xiàn)驅動(dòng)器使用TTL型三態(tài)緩沖門(mén)電路74LS245，74LS245可用于雙向驅動(dòng)。三態(tài)門(mén)緩沖器能減少分布電容與電感對總線(xiàn)工作的影響，在總線(xiàn)上可連接400個(gè)芯片，其總線(xiàn)抗干擾能力比OC(集電極開(kāi)路)門(mén)大約大10倍，可驅動(dòng)100m的線(xiàn)。

　　總線(xiàn)接收端加施密特電路做緩沖器抗干擾。在接收端印刷板插座附件加施密特電路來(lái)做緩沖器，可以濾除外部噪聲，提高總線(xiàn)的抗干擾性能。

linux操作系統文章專(zhuān)題：linux操作系統詳解（linux不再難懂）