嵌入式控制系統電路抗干擾性的設計研究

　　8031的總線(xiàn)由三態(tài)輸出器件構成的，在三態(tài)驅動(dòng)器(D)都是高阻抗時(shí)是不穩定的?？墒褂蒙侠娮?，將總線(xiàn)通過(guò)5kΩ電阻R接到電源，使其在瞬間處于穩定的高電位，從而增強抗干擾能力。

　　改善總線(xiàn)的負載平衡，提高系統可靠性。

　　給動(dòng)態(tài)RAM加旁路電容，每片動(dòng)態(tài)RAM的供電端上對地并接一個(gè)0.1μF的電容以抑制干擾，同時(shí)盡量縮短電源線(xiàn)和地線(xiàn)的印刷電路板布線(xiàn)。

　　在靜態(tài)RAM電路中，使電流流動(dòng)印刷線(xiàn)跳板的各處都比較均勻，不讓電流變動(dòng)大的區域在印刷電路板各處頻繁移動(dòng)。使存儲器存取瞬間所產(chǎn)生的噪聲電壓峰值變小。

　　接口電路的抗干擾設計

　　1 前向通道的抗干擾設計

　　前向通道是單片機應用系統的信號采集通道，從信號的傳感、變換、到單片機的輸入。在前向通道設計中主要考慮集成運算放大器的抗干擾設計、運放電路抗干擾裝配、多路開(kāi)關(guān)的抗干擾設計以及A/D轉換電路的抗干擾設計。

　　集成運放的抗干擾設計包括集成運放電路內部、外部噪聲的控制和集成運放電路共模噪聲控制。

　　運放電路抗干擾裝配措施包括：

　　● 將高輸入阻抗部分用銅箔線(xiàn)圍起來(lái)，并與電路的等電位低阻抗部分相接，由于隔離線(xiàn)和高輸入阻抗部分的電位相近，泄露電流很小。

　　● 采用絕緣性能很好的聚四氟乙烯制成的接線(xiàn)底座，安裝在印刷電路板上，高輸入阻抗部分也都在此接線(xiàn)柱上相連，以保證線(xiàn)路的高絕緣性和抗震性。

　　● 將電位器和固定電阻并聯(lián)，盡量采用線(xiàn)繞型大尺寸電位器。

　　多路開(kāi)關(guān)的抗干擾也是以抑制噪聲為主，主要包括：

　　● 在多路轉換器輸入端接入共模扼流圈，以抑制外部傳感器引入的高頻共模噪聲。

　　● 多路轉換器的隔離變壓器采用雙重屏蔽接法，切斷變壓器分布電容傳送高頻噪聲和脈沖噪聲的通道。

　　● 在單片機和數模轉換器之間采用光電耦合隔離的方法，使各自產(chǎn)生的高頻噪聲不能侵入對方。

　　● 用電容器將前置放大器的頻帶變窄，降低其對高頻噪聲的響應能力，抑制高頻噪聲。

　　A/D轉換器對模擬量的微小噪聲影響十分敏感，為抑制其干擾主要采取以下措施。

　　● 使用金屬殼聚丙烯電容器做積分電容器，把積分電容器用銅箔包起來(lái)，單獨接地。

　　● 給每片集成電路接入一個(gè)旁路電容器以降低電源的高頻阻抗，克服芯片內部的噪聲和電源噪聲。

　　● 調整各級電路的增益分配，在各級運算放大器前相應地接入簡(jiǎn)易低通濾波器，使噪聲在傳送過(guò)程中不斷削弱，同時(shí)在運放電路與ADC輸入電路之間加一個(gè)抗混疊濾波器以減少運算放大器的噪聲。

　　● 設計ADC輸入保護電流，因為電路使用±15V運算放大器驅動(dòng)一個(gè)電源電壓為±5V的CMOS ADC，容易造成ADC輸入端電壓過(guò)高，我們在+15V和+5V電源之間以及-15V和-5V電源之間分別加一個(gè)78L05三端穩壓塊。同時(shí)，在A(yíng)DC輸入端接兩只肖特基二極管防止電流過(guò)大。

　　● 對電源單獨去耦，將采樣時(shí)鐘電路與系統數字電路和數字電路中的噪聲源都隔離，以盡量避 免數字輸出與采樣時(shí)鐘信號耦合。

　　2 后向通道的抗干擾設計

　　后向通道的抗干擾主要是D/A轉換器即DAC的抗干擾設計。在系統中主要采用以下步驟。

　　● 采用多層PCB(印刷電路板)，應用大面積的地線(xiàn)和電源線(xiàn)，在電路板的裝配過(guò)程中不用插座，直接安裝在電路板上。將模擬電源與數字電源分開(kāi)供電，分離接地，分別加以去耦。模擬地與數字地分離并且近接于平面地。

　　● 在電源和相應的地之間并聯(lián)跨接一個(gè)10μF的鉭電容和0.01μF的片狀電容，去耦電容近接D/A轉換器件的引腳，以對電源去耦。

　　● 使用分段式電源結構器件，將幾個(gè)最高權位的電流源改為等值電流源，由1位驅動(dòng)一個(gè)最高權電流源(最大電流)改為驅動(dòng)多個(gè)等值電流源，以抑制開(kāi)關(guān)時(shí)間不統一造成的短時(shí)脈沖波形干擾。

　　● 在DAC輸入線(xiàn)和驅動(dòng)器輸出線(xiàn)之間串接一個(gè)50Ω的電阻,減少數字輸入上的超調和瞬態(tài)干擾。

　　● 在輸出與地之間跨接一個(gè)5pF的電容，抑制數字量輸入的瞬時(shí)變化和開(kāi)關(guān)不同步引起的尖鋒脈沖干擾。

　　3 人機通道的抗干擾設計

　　人機通道的抗干擾設計主要包括按鍵電路的抗干擾設計和LED顯示接口的抗干擾設計。

　　系統的按鍵抗干擾就是在按鍵確認周期中使用連續多次的采樣來(lái)判定按鍵動(dòng)作。按鍵確認周期應該大于按鍵變換周期并遠小于一次按鍵的穩定周期。

　　系統的LED顯示部分采用5位七段LED譯碼/驅動(dòng)芯片MC14489。由于LED的接口在應用時(shí)，很容易受到其他電子設備的干擾，使顯示內容易發(fā)生改變，我們還需對其進(jìn)行抗干擾設計。

　　源部分加入雙電容濾波，然后結合軟件設計，在控制腳的兩個(gè)步驟程序之間加入一段延時(shí)，使正常信號的頻譜向低頻部分集中，以較好地通過(guò)濾波電容控制腳所要求的最小電平寬度。

linux操作系統文章專(zhuān)題：linux操作系統詳解（linux不再難懂）