基于Zynq的OLED驅動(dòng)設計

　　OLED具備自發(fā)光、不需背光源、對比度高、厚度薄、視角廣、反應速度快、可用于撓曲性面板、使用溫度范圍廣、構造及制程較簡(jiǎn)單等優(yōu)異特性，被認為是下一代的平面顯示器新興應用技術(shù)。目前OLED的驅動(dòng)大部分都是基于STM系列 ARM芯片和傳統FPGA芯片。為適應Xilinx最新平臺Zynq的人機交互需要，提出一種基于Zynq的OLED驅動(dòng)設計方法。文章闡述了OLED的特性和SPI控制方式，給出了設計流程和硬件電路圖。利用Zynq的PL部分完成了OLED驅動(dòng)的IP核，利用Zynq的PS部分實(shí)現了OLED的驅動(dòng)程序設計。通過(guò)AXI總線(xiàn)實(shí)現PL和PS的通信。最后通過(guò)測試程序，實(shí)現了字母、數字和點(diǎn)陣圖像的實(shí)時(shí)顯示。解決了基于Zynq器件在廣電儀器和電力儀表儀器中人機交互的工程技術(shù)，具有集成度高、可移植性強和通用性好等優(yōu)點(diǎn)。

　　1 引言

　　隨著(zhù)近幾年嵌入式技術(shù)的飛速發(fā)展和廣泛應用，人機交互成為嵌入式設備的迫切需要。為適應Xilinx最新平臺Zynq的人機交互需要，提出一種基于Zynq的OLED驅動(dòng)設計方法。

　　有機發(fā)光二極管(Organic Light-Emitting Diode,OLED)由于同時(shí)具備自發(fā)光、不需背光源、對比度高、厚度薄、視角廣、反應速度快、可用于撓曲性面板、使用溫度范圍廣、構造及制程較簡(jiǎn)單等優(yōu)異特性，被認為是下一代的平面顯示器新興應用技術(shù)。

　　Xilinx最新平臺Zynq將處理器的軟件可編程能力與FPGA的硬件可編程能力實(shí)現完美結合，以低功耗和低成本等系統優(yōu)勢實(shí)現良好的系統性能、靈活性和可擴展性。

　　目前OLED的驅動(dòng)大部分都是基于STM系列ARM芯片和傳統FPGA芯片。在Zynq上，Xilinx提供了Linux演示實(shí)例，但無(wú)裸機源碼，無(wú)法滿(mǎn)足實(shí)時(shí)性比較強的工程實(shí)際需求。

　　文章詳細闡述了基于Zynq的OLED驅動(dòng)設計步驟和方法，并且在基于Zynq的開(kāi)發(fā)板ZedBoard上實(shí)現了實(shí)時(shí)顯示字母、數字和點(diǎn)陣圖像，為Zynq在儀器儀表領(lǐng)域實(shí)現人機交互提供了技術(shù)支撐。

　　2 OLED驅動(dòng)設計流程

　　Zynq是一個(gè)ARMPS+PL結構，其中PL部分就是傳統意義的FPGA,可以方便地定制相關(guān)外設IP,也可以進(jìn)行相關(guān)的算法設計，和使用普通FPGA完全一樣。如果不使用PL,Zynq的PS部分和普通的ARM開(kāi)發(fā)一樣。Zynq最大的特點(diǎn)是可以利用PL部分靈活地定制外設，掛在PS上，而普通的ARM,外設是固定的。因此，Zynq的硬件外設是不固定的，這也是Zynq靈活性的一個(gè)表現。OLED在Zynq上是連接在PL上，因此需要把OLED對應引腳掛在PS的硬件上，然后設計OLED IP核，再通過(guò)SDK設計驅動(dòng)程序，OLED驅動(dòng)設計流程如圖1所示。

　　ZedBozrd控制OLED的主要方法是：自行設計一個(gè)IP核，對OLED的6個(gè)控制信號和電源信號進(jìn)行邏輯設計和引腳約束，通過(guò)AXI總線(xiàn)，把OLED的IP核和PS聯(lián)系起來(lái)。在PS部分編寫(xiě)相應的驅動(dòng)程序，即可實(shí)現對OLED的控制，如圖2所示。

　　圖1 OLED驅動(dòng)設計流程

　　圖2 OLED系統設計圖

　　因此，要實(shí)現OLED顯示功 能，主要做以下幾個(gè)方面工作：設計Zynq硬件系統(PS部分)、設計自己的IP核和PS部分驅動(dòng)程序設計。

　　3 建立Zynq硬件系統和OLED IP核

　　Zynq的開(kāi)發(fā)板ZedBoard上使用Inteltronic/Wisechip公司的OLED顯示模組UG-2832HSWEG04,分辨率為128×32,是一款單色被動(dòng)式顯示屏，驅動(dòng)電路采用所羅門(mén)科技的SSD1306芯片。具體電路如圖3所示。根據原理圖可知，ZedBoard開(kāi)發(fā)板使用的OLED采用SPI方式控制，SPI模式使用的信號線(xiàn)和電源線(xiàn)有如下幾條：

　　RST(RES)：硬復位OLED;

　　DC:命令/數據標志(0,讀寫(xiě)命令;1,讀寫(xiě)數據);

　　SCLK:串行時(shí)鐘線(xiàn);

　　SDIN:串行數據線(xiàn);

　　VDD:邏輯電路電源;

　　VBAT:DC/DC轉換電路電源。

　　在SPI模式下，每個(gè)數據長(cháng)度均為8位，在SCLK的上升沿，數據從SDIN移入到SSD1306,并且是高位在前的。

　　圖3 OLED原理圖

　　Zynq的硬件系統是指在PL中配置相關(guān)外設，掛載到PS中，作為PS部分的外設使用。OLED驅動(dòng)主要用到6個(gè)IO口，在生成硬件系統時(shí)，只需要利用Xilinx的嵌入式工具XPS生成最小硬件系統，然后把OLED的相關(guān)引腳添加到最小硬件系統中。主要過(guò)程如下：

　　(1)根據芯片型號，根據XPS工具設計流程，生成Zynq的最小硬件系統。

　　(2)在最小硬件系統中，添加外設IPmy_oled，把OLED的SPI引腳添加到工程中。添加一個(gè)6位寄存器，每位和SPI引腳對應。

　　(3)my_oledIP核邏輯設計主要完成IP核引腳添加、端口映射和用戶(hù)邏輯功能。首先要對設計的IP核添加引腳，在系統生成的MPD文件中，添加OLED的相關(guān)引腳端口和方向信息。

　　在MPD文件中，在PORT下添加OLED的相關(guān)引腳和方向信息，具體代碼如下：

　　PORTDC=“ ”,DIR=O

　　PORTRES=“ ”,DIR=O

　　PORTSCLK=“ ”,DIR=O

　　PORTSDIN=“ ”,DIR=O

　　PORTVBAT=“ ”,DIR=O

　　PORTVDD=“ ”,DIR=O

　　(4)在系統生成的my_oled.vhd文件中，用VHDL語(yǔ)言進(jìn)行端口設計，主要進(jìn)行以下兩個(gè)設計。

　　聲明IP和用戶(hù)6個(gè)信號和電源的端口。代碼如下：

　　DC ∶outstd_logic;

　　RES ∶outstd_logic;

　　SCLK ∶outstd_logic;

　　SDIN ∶outstd_logic;

　　VBAT ∶outstd_logic;

　　VDD ∶outstd_logic;

　　將用戶(hù)端口和IP核端口進(jìn)行映射，代碼如下：

　　DC =>DC,

　　RES =>RES,

　　SCLK =>SCLK,

　　SDIN =>SDIN,

　　VBAT =>VBAT,

　　VDD =>VDD,