基于Nios Ⅱ嵌入式軟核多處理器系統研究

　　0 引言

　　基于SoPC 技術(shù)開(kāi)發(fā)的嵌入式Nios Ⅱ軟核多處理器系統具有可自主設計，重構性好，軟硬件裁剪容易，系統擴充升級方便，能兼顧性能、體積、功耗、成本、可靠性等方面的要求。研發(fā)嵌入式Nios Ⅱ軟核多處理器系統，是提高嵌入式系統性?xún)r(jià)比和實(shí)用性一種有效途徑。

　　1 片上Nios Ⅱ嵌入式軟核多處理器系統

　　嵌入式系統的核心是RISC 處理器，具有代表性的RISC軟核處理器是Nios Ⅱ處理器。軟核處理器是指用編程的方法生成的處理器。是一種將硬件邏輯、智能算法、硬件描述語(yǔ)言和編程有機的結合出來(lái)，設計處理器硬件電路的新技術(shù)。

　　片上Nios Ⅱ嵌入式多處理器系統優(yōu)勢在于設計者可根據的實(shí)際的需要，自主選擇Nios Ⅱ處理器的類(lèi)型和數目并進(jìn)行設置，對存儲器和外圍設備進(jìn)行優(yōu)化配置，最大限度提高片內資源和系統資源的利用率。

　　1.1 Nios Ⅱ處理器

　　由Nios Ⅱ軟核處理器構建的系統，對系統軟硬件容易進(jìn)行裁剪，并可集成在一個(gè)FPGA 芯片上，構建系統和實(shí)時(shí)評估非常迅速、方便，可大大地縮短設計周期，降低設計風(fēng)險。

　　1.2 多處理器系統類(lèi)型

　　按共享資源分為非共享資源多處理器系統和共享資源多處理器系統兩種。非共享資源多個(gè)處理器系統中的多個(gè)Nios Ⅱ處理器完全是獨立的，不共享系統資源，處理器相互之間無(wú)干擾，系統結構不太復雜。共享資源多處理器系統在共享資源的情況下，要確保多個(gè)Nios Ⅱ處理器安全、可靠的工作，它對提高每個(gè)處理器的性能、減小體積，降低成本和功耗有利，但系統軟件的設計較為復雜。

　　按處理器拓撲結構分為2 種，一種是非層次結構，處理器與系統組件的連接容易;另一種是層次結構，它可根據實(shí)際需要來(lái)確定Nios Ⅱ處理器的數目，優(yōu)化系統的內部結構，有效利用FPGA芯片的資源。但存在平衡多處理器的負載和任務(wù)協(xié)調的問(wèn)題。

　　2 共享資源多處理器系統

　　由多個(gè)Nios Ⅱ軟核處理器，一套片上外設接口，片上存儲器，片外存儲器接口等并集成在一個(gè)FPGA芯片上，構成片上嵌入式Nios Ⅱ軟核多處理器系統的基本架構。

　　2.1 共享系統資源

　　Nios Ⅱ多處理器系統可共享存儲器、外圍設備系統資源。為了確保每個(gè)處理器共享資源，防止由于處理器之間的干擾，引起程序或數據的錯誤，導致整個(gè)系統的崩潰。Nios Ⅱ多處理器系統中使用硬件互斥核組件對共享資源進(jìn)行保護處理，以協(xié)調各個(gè)處理器的正常工作，確保處理器之間不受干擾，從而提高多處理器系統的性能。

　　2.2 硬件互斥核

　　用硬件互斥核來(lái)協(xié)調各個(gè)處理器對共享資源的訪(fǎng)問(wèn)。硬件互斥核是沒(méi)有內部功能的，是一個(gè)簡(jiǎn)單的QSYS組件。它提供了一個(gè)協(xié)議來(lái)保證對共享資源的所有權的互斥，互斥協(xié)議是在任何時(shí)刻只有一個(gè)處理器允許訪(fǎng)問(wèn)共享硬件資源，這樣才能有效保護多個(gè)處理器訪(fǎng)問(wèn)使用硬件資源，防止數據的損壞或系統的崩潰?；コ夂薽utex提供一個(gè)原子的測試和設置操作，它允許處理器測試，如果互斥是可用的話(huà)，獲得互斥鎖處理器進(jìn)行單一的操作。當處理器完成使用共享外設與互斥鎖，會(huì )釋放互斥鎖。此后，另一個(gè)處理器可以獲取該互斥鎖和共享外設的使用權。

　　需要注意，互斥核并沒(méi)有外設系統被多個(gè)處理器同時(shí)訪(fǎng)問(wèn)的物理保護，運行在處理器上的軟件負責遵守互斥協(xié)議，軟件通過(guò)寫(xiě)獲取互斥鎖后，處理器訪(fǎng)問(wèn)其相關(guān)聯(lián)的共享外圍設備。多個(gè)處理器訪(fǎng)問(wèn)一個(gè)mutex核，則每個(gè)處理器有一個(gè)唯一的標識符ID(cpuid)。Altera提供了Nios Ⅱ處理器訪(fǎng)問(wèn)硬件的子程序，這些函數是針對mutex 核的，直接對底層硬件進(jìn)行操作，每個(gè)處理器通過(guò)寫(xiě)它的cpuid 控制寄存器的值到mutex 寄存器的owner 域對mutex 加鎖，而mutex 不能對HAL API 或ANSI C標準庫進(jìn)行訪(fǎng)問(wèn)。

　　3 片上嵌入式Nios Ⅱ軟核六處理器系統實(shí)例

　　片上嵌入式Nios Ⅱ六處理器硬件系統結構示意圖如圖1所示。

　　3.1 硬件系統結構

　　由六個(gè)Nios Ⅱ處理器、硬件互斥核、片上存儲器、JTAG UART、定時(shí)器、FLASH 控制器、FLASH 存儲器、System ID、Avalon Switch Fabric總線(xiàn)組成系統硬件的基本結構。該系統采用層次結構，其中第六個(gè)Nios Ⅱ處理器、片上存儲器、JTAG UART、System ID、定時(shí)器、FLASH 控制和存儲器處在結構的頂層。處在底層的5 個(gè)子系統共享存儲器資源，每個(gè)子系統包含一個(gè)NiosⅡ處理器、JTAG UART、定時(shí)器和硬件互斥核，用Ava-lon-MM、Pipeline Bridges將邏輯相鄰的子系統處理器和互斥核之間連接成一個(gè)環(huán)，連接子系統與系統頂層組件之間的通信通道。