物聯(lián)網(wǎng)IC設計日益復雜 混合訊號驗證挑戰大增

　　物聯(lián)網(wǎng)(IoT)應用興起，除為半導體廠(chǎng)開(kāi)創(chuàng )新的市場(chǎng)商機外，亦帶來(lái)諸多積體電路(IC)設計新挑戰，特別是系統單晶片(SoC)功能整合度愈來(lái)愈高，已使IC設計業(yè)者面臨更嚴峻的數位和類(lèi)比混合訊號(MixedSignal)電路驗證(Verification)挑戰。

　　Cadence全球營(yíng)運暨系統和驗證事業(yè)群執行副總裁黃小立表示，近年來(lái)亞太區晶片設計公司對驗證工具的需求已顯著(zhù)攀升。

　　益華電腦(Cadence)全球營(yíng)運暨系統和驗證事業(yè)群執行副總裁黃小立表示，物聯(lián)網(wǎng)應用須具備感測、處理和連結等能力，而SoC要在兼顧小尺寸、低功耗和低成本的前提下整合上述功能，將面臨許多挑戰。

　　黃小立進(jìn)一步解釋?zhuān)_到上述設計目標，SoC開(kāi)發(fā)商勢必須使用先進(jìn)制程，然而在先進(jìn)制程設計中打造類(lèi)比功能極為吃力，因此許多晶片大廠(chǎng)如聯(lián)發(fā)科，已開(kāi)始利用數位預失真(DigitalPre-distrotion)和數位校正(DigitalCalibration)等方法，將許多類(lèi)比功能轉換為數位設計，降低在先進(jìn)制程節點(diǎn)實(shí)作類(lèi)比電路的挑戰。

　　不僅如此，先進(jìn)制程的設計規則愈來(lái)愈多，且類(lèi)比與數位電路須同步驗證，才能確保晶片功能運作無(wú)虞，因而對混合訊號驗證的需求愈來(lái)愈高，也因此益華不斷投入新技術(shù)研發(fā)，如近期所提出的「RealNumberModeling」技術(shù)，即可讓設計人員在數位模擬環(huán)境中執行類(lèi)比電路模擬，從而大幅提高SoC的驗證效率。

　　另一方面，益華也戮力厚實(shí)物聯(lián)網(wǎng)晶片設計所需求的矽智財(IP)陣容，如數位訊號處理器(DSP)、中高階類(lèi)比數位轉換器(ADC)與數位類(lèi)比轉換器(DAC)，以及高速介面等，同時(shí)致力確?？蛻?hù)在益華設計工具中使用該公司IP時(shí)，可達到最佳的整合設計。

　　黃小立指出，亞太地區的晶片商長(cháng)久以來(lái)較重視設計實(shí)作(DesignImplement)層面，對于驗證的投入相對較少。然而，隨著(zhù)SoC設計益趨復雜，晶片商已逐漸體認到驗證的重要性，畢竟一旦發(fā)生錯誤而須返工，花費的時(shí)間與成本負擔愈來(lái)愈大，因此這一兩年購買(mǎi)電子設計自動(dòng)化(EDA)驗證工具的廠(chǎng)商家數已有明顯增加。