2007年及以后的電源驅動(dòng)系統集成

　　更低的輸出電壓、更高的電流密度、越來(lái)越高的開(kāi)關(guān)頻率，以及更小的板上空間，這些都是臺式PC機、服務(wù)器、電信負載點(diǎn)(POL)及其他DC/DC轉換器系統應用中的發(fā)展趨勢。同時(shí)，設計人員也一直努力提高系統效率、降低總體解決方案成本，并簡(jiǎn)化設計。為此，人們已經(jīng)嘗試和測試了多種采用分立式元件的設計方案。本文總結了這類(lèi)方案的發(fā)展歷程，并介紹了多芯片模塊方案將如何應對這些設計挑戰。

　　分立式方案

　　在計算機領(lǐng)域，尤其是在臺式PC機和服務(wù)器方面，典型的VR11.x設計可能采用基于分立式元件的4相DC/DC解決方案。這種系統通常每相使用3個(gè)DPAK封裝的功率器件，1個(gè)作為高壓側開(kāi)關(guān)，2個(gè)作低壓側開(kāi)關(guān)。

　　隨著(zhù)MOSFET技術(shù)的發(fā)展和硅工藝的進(jìn)步，設計人員可以不斷優(yōu)化由分立式元件組成的升壓轉換器。對高壓側FET器件，主要的優(yōu)化是如何實(shí)現更快的開(kāi)關(guān)性能、更低的柵極電荷和更小的柵極阻抗值。目前，通過(guò)采用更高單位密度的硅技術(shù)，低壓側FET已實(shí)現很低的漏源阻抗。這些改進(jìn)帶來(lái)的是成本逐步下調，而這也是計算機制造商的迫切要求。但分立方案也有一些局限性：

　　1 系統效率的提高受到限制，原因在于電路板 上連接各分立式元件的路徑中以及封裝(如DPAK和SO8)中存在引線(xiàn)寄生電感。這種限制在頻率較高時(shí)更為明顯。

　　2 占用相當大的PCB空間。在臺式機和服務(wù)器中，主板的供電電路最大可占板面積的30%。

　　3 設計時(shí)間更長(cháng)，產(chǎn)品推出延遲無(wú)可避免地使到成本增加。

　　4 元件選擇和驗證時(shí)間更長(cháng)。

　　基于上述種種原因，在設計闡釋和方法中產(chǎn)生了微小但顯著(zhù)的變化，推動(dòng)著(zhù)計算機產(chǎn)業(yè)向集成式解決方案發(fā)展。

　　多芯片模塊方案

　　多芯片模塊(MCM)是將開(kāi)關(guān)器件、控制器、驅動(dòng)器IC乃至無(wú)源器件的任意組合集成在單一封裝中，構成一個(gè)傳動(dòng)系統、電源子系統或一個(gè)獨立的電源系統。目前市場(chǎng)上已在提供和使用某些MCM，包括控制器+驅動(dòng)器+FET組合，以及FET+肖特基二極管組合封裝解決方案。

　　最近，驅動(dòng)器+FET的MCM日益流行，尤其在計算機領(lǐng)域，這種MCM概念已經(jīng)存在好些年了。過(guò)去，不同半導體公司曾分別做出一些局部性努力，提供這種類(lèi)型的產(chǎn)品。不過(guò)，鑒于對性能、價(jià)格和供貨來(lái)源等多方面的綜合考慮，市場(chǎng)對之缺乏熱情。加上性能普遍平庸和產(chǎn)品價(jià)格高昂，這些因素都阻礙了它進(jìn)入主流臺式PC機市場(chǎng)，因為價(jià)格一直是獲市場(chǎng)采納的決定性因素。

　　英特爾公司曾嘗試將一些倡議標準化，以加速市場(chǎng)采納，當中便定義了名為DrMOS的產(chǎn)品標準。這一規范為標準化的驅動(dòng)器+FET型 MCM定義了工作條件、參數以及尺寸。它的成果是使產(chǎn)品滿(mǎn)足現在為CPU供電的DC/DC轉換器的嚴苛要求。從Revision 1.0在2004年11月發(fā)布以來(lái)，DrMOS規范已經(jīng)存在好幾年了。

　　基于英特爾DrMOS規范的驅動(dòng)器+FET MCM主要有以下優(yōu)點(diǎn)。

　　1 提高系統效率

　　有幾個(gè)因素有益于提高DC/DC轉換系統的效率。在驅動(dòng)器+FET型MCM中，比如飛兆半導體發(fā)表的FDMF8700，內部元件在散熱、電氣和機械方面都相互匹配，可針對特定應用實(shí)現最佳解決方案。這種單芯片中的多元件集成消除了版圖路徑產(chǎn)生的寄生電感并減小了開(kāi)關(guān)損耗 (尤其是在較高工作頻率下)。

　　封裝是另一個(gè)因素。標準化的8mm×8mm模塑無(wú)腳封裝(MLP)可消除DPAK和SO8等封裝的系統寄生電感，因而也減小了高頻下的開(kāi)關(guān)損耗(見(jiàn)圖1)。

　　
圖1 符合英特爾提議的DrMOS標準的8mm X 8mm MLP封裝

　　2 比較分立式方案可節省更多空間

　　利用1個(gè)空間緊湊的8mm×8mm MLP取代3個(gè)DPAK器件(1個(gè)高壓側和2個(gè)低壓側FET)和1個(gè)SO8封裝驅動(dòng)器IC，可節省多達50%的印制電路板空間(見(jiàn)圖2)。這種集成式方案還能夠實(shí)現更高的工作頻率；由于設計人員可以從印刷電路板上去掉那些無(wú)源元件(如電容和電感)，因此可以進(jìn)一步節省電路板空間。

　　
圖2 新的驅動(dòng)器＋FET型MCM實(shí)現的4相VR11演示板

　　3 設計更簡(jiǎn)易快捷

　　設計人員面臨的挑戰之一是驅動(dòng)器與MOSFET的正確匹配，從而在給定的成本范圍內實(shí)現最大可能的性能。如圖3所示，對于個(gè)給定的MOSFET組合，選擇不同的驅動(dòng)器IC時(shí)效率曲線(xiàn)的形狀完全不同。這個(gè)問(wèn)題會(huì )轉化成工程設計時(shí)間，最終使電腦制造商節省更多成本。

　　
圖3 VR11 DC/DC轉換器系統的效率比較

　　此外，電路板版圖也得到大大簡(jiǎn)化，因為消除了驅動(dòng)器IC與FET中的所有連接路徑，并將二者更高效地集成到一個(gè)單芯片中(見(jiàn)圖4)。

　　
圖4 基于最新發(fā)布的驅動(dòng)器＋FET MCM的4相降壓轉換器電路

4 縮短元件選擇與驗證時(shí)間

　　假設按照OEM標準，每種器件至少要由兩家供應商提供，對于有1個(gè)高壓側FET和2個(gè)低壓側FET的典型升壓轉換器而言，電腦制造商總共需要驗證6個(gè)部件編號。這不僅包括元件工程師驗證6個(gè)部件編號的工作量，而且還包括采購人員確認這6個(gè)部件編號不存在連續供應問(wèn)題所花費的時(shí)間。

　　5 降低總體擁有成本 (TCO)

　　日益流行的驅動(dòng)器+FET型MCM在性能及總體上擁有成本(TCO)方面的很多優(yōu)勢。TCO包括使用一個(gè)特定方案(分立或MCM式)來(lái)完成某個(gè)應用的設計與制造的所有相關(guān)成本，這些成本包含但不限于下列內容：

　　● 總體材料清單(BOM)成本，包括元件成本、PCB成本等。

　　● 與工程設計時(shí)間相關(guān)的成本。

　　● 多個(gè)部件編號驗證過(guò)程產(chǎn)生的成本。

　　● 由于裝配過(guò)程中生產(chǎn)能力的影響，以及取放和測試多個(gè)器件所需設備時(shí)間帶來(lái)的成本。

　　● 由于設計和驗證延遲導致錯過(guò)原定推出日期而產(chǎn)生的時(shí)機成本。

　　電腦制造商更快地意識到并判斷出，從分立式方法到驅動(dòng)器+FET型MCM解決方案，可節省相應的TCO，并從而獲得市場(chǎng)競爭優(yōu)勢。

　　展望未來(lái)

　　要讓基于Dr MOS標準的驅動(dòng)器+FET型MCM在臺式電腦和服務(wù)器等主流應用中獲得全面的運用，業(yè)界應該如何發(fā)展？

　　除了英特爾DrMOS規范這樣的公共標準之外，加快市場(chǎng)采納的關(guān)鍵在于提供更豐富的產(chǎn)品，并必需推出具有不同性?xún)r(jià)比組合的多種驅動(dòng)器+FET MCM產(chǎn)品。這一理念可讓設計人員實(shí)現適當的性?xún)r(jià)平衡；把頂級性能的驅動(dòng)器+FET 型MCM 用于服務(wù)器處理器核心的 120A、四相DC/DC轉換器，將可獲得更高的性能，但對一個(gè)臺式PC的1.5V DDR降壓轉換器來(lái)說(shuō)就過(guò)于昂貴。而產(chǎn)品供應的多樣化正是市場(chǎng)廣泛采納該產(chǎn)品的關(guān)鍵所在。

　　飛兆半導體正在開(kāi)發(fā)多種集成式DrMOS模塊產(chǎn)品系列，其中每一款產(chǎn)品都針對特定應用具有不同的性?xún)r(jià)比組合。這個(gè)理念可讓設計人員實(shí)現正確的性?xún)r(jià)平衡。隨著(zhù)DrMOS模塊產(chǎn)品組合已在2007年推出，計算機應用正在改變功率轉換管理方式，這標志著(zhù)驅動(dòng)器+FET多芯片模塊終于迎來(lái)了“真正的”曙光。