電子工程師一定要了解的高頻PCB設計等技巧

　　數字器件正朝著(zhù)高速、低耗、小體積、高抗干擾性的方向發(fā)展，這一發(fā)展趨勢對印刷電路板的設計提出了很多新要求。作者根據多年在硬件設計工作中的經(jīng)驗，總結一些高頻布線(xiàn)的技巧，供大家參考。

　　(1)高頻電路往往集成度較高，布線(xiàn)密度大，采用多層板既是布線(xiàn)所必須的，也是降低干擾的有效手段。

　　(2)高速電路器件管腳間的引線(xiàn)彎折越少越好。高頻電路布線(xiàn)的引線(xiàn)最好采用全直線(xiàn)，需要轉折，可用45°折線(xiàn)或圓弧轉折，滿(mǎn)足這一要求可以減少高頻信號對外的發(fā)射和相互間的耦合。

　　(3)高頻電路器件管腳間的引線(xiàn)越短越好。

　　(4)高頻電路器件管腳間的引線(xiàn)層間交替越少越好。所謂“引線(xiàn)的層間交替越少越好”是指元件連接過(guò)程中所用的過(guò)孔(Via)越少越好，據測，一個(gè)過(guò)孔可帶來(lái)約0.5 pF的分布電容，減少過(guò)孔數能顯著(zhù)提高速度。

　　(5)高頻電路布線(xiàn)要注意信號線(xiàn)近距離平行走線(xiàn)所引入的“交叉干擾”，若無(wú)法避免平行分布，可在平行信號線(xiàn)的反面布置大面積“地”來(lái)大幅度減少干擾。同一層內的平行走線(xiàn)幾乎無(wú)法避免，但是在相鄰的兩個(gè)層，走線(xiàn)的方向務(wù)必取為相互垂直。

　　(6)對特別重要的信號線(xiàn)或局部單元實(shí)施地線(xiàn)包圍的措施，即繪制所選對象的外輪廓線(xiàn)。利用此功能，可以自動(dòng)地對所選定的重要信號線(xiàn)進(jìn)行所謂的“包地”處理，當然，把此功能用于時(shí)鐘等單元局部進(jìn)行包地處理對高速系統也將非常有益。

　　(7)各類(lèi)信號走線(xiàn)不能形成環(huán)路，地線(xiàn)也不能形成電流環(huán)路。

　　(8)每個(gè)集成電路塊的附近應設置一個(gè)高頻去耦電容。

　　(9)模擬地線(xiàn)、數字地線(xiàn)等接往公共地線(xiàn)時(shí)要用高頻扼流環(huán)節。在實(shí)際裝配高頻扼流環(huán)節時(shí)用的往往是中心孔穿有導線(xiàn)的高頻鐵氧體磁珠，在電路原理圖上對它一般不予表達，由此形成的網(wǎng)絡(luò )表(netlist)就不包含這類(lèi)元件，布線(xiàn)時(shí)就會(huì )因此而忽略它的存在。針對此現實(shí)，可在原理圖中把它當做電感，在PCB元件庫中單獨為它定義一個(gè)元件封裝，布線(xiàn)前把它手工移動(dòng)到靠近公共地線(xiàn)匯合點(diǎn)的合適位置上。

　　(10)模擬電路與數字電路應分開(kāi)布置，獨立布線(xiàn)后應單點(diǎn)連接電源和地，避免相互干擾。

　　(11)DSP、片外程序存儲器和數據存儲器接入電源前， 應加濾波電容并使其盡量靠近芯片電源引腳，以濾除電源噪聲。另外，在DSP與片外程序存儲器和數據存儲器等關(guān)鍵部分周?chē)ㄗh屏蔽，可減少外界干擾。

　　(12)片外程序存儲器和數據存儲器應盡量靠近DSP芯片放置， 同時(shí)要合理布局， 使數據線(xiàn)和地址線(xiàn)長(cháng)短基本保持一致，尤其當系統中有多片存儲器時(shí)要考慮時(shí)鐘線(xiàn)到各存儲器的時(shí)鐘輸入距離相等或可以加單獨的可編程時(shí)鐘驅動(dòng)芯片。對于DSP系統而言，應選擇存取速度與DSP相仿的外部存儲器，不然DSP的高速處理能力將不能充分發(fā)揮。DSP指令周期為納秒級，因而DSP硬件系統中最易出現的問(wèn)題是高頻干擾，因此在制作DSP硬件系統的印制電路板(PCB)時(shí)，應特別注意對地址線(xiàn)和數據線(xiàn)等重要信號線(xiàn)的布線(xiàn)要做到正確合理。布線(xiàn)時(shí)盡量使高頻線(xiàn)短而粗，且遠離易受干擾的信號線(xiàn)，如模擬信號線(xiàn)等。當DSP周?chē)娐份^復雜時(shí)，建議將DSP及其時(shí)鐘電路、復位電路、片外程序存儲器、數據存儲器制作成最小系統，以減少干擾。

　　(13)當本著(zhù)以上原則，熟練設計工具的使用技巧以后，經(jīng)過(guò)手工布線(xiàn)完成后，高頻電路為了提高系統的靠性和可生產(chǎn)性，一般都需要利用高級的PCB仿真軟件進(jìn)行仿真。

　　限于篇幅本文不對具體的仿真做詳細介紹，但給大家的建議是如果有條件一定要對系統做仿真，這里給對幾個(gè)基本的概念。

　　給大家做一個(gè)基本的說(shuō)明。

　　什么是電磁干擾(EMI)和電磁兼容性(EMC)?

　　電磁干擾(Electromagnetic InteRFerence)有傳導干擾和輻射干擾兩種。傳導干擾是指通過(guò)導電介質(zhì)把一個(gè)電網(wǎng)絡(luò )上的信號耦合(干擾)到另一個(gè)電網(wǎng)絡(luò )。輻射干擾是指干擾源通過(guò)空間把其信號耦合(干擾)到另一個(gè)電網(wǎng)絡(luò )。在高速PCB及系統設計中，高頻信號線(xiàn)、集成電路的引腳、各類(lèi)接插件等都可能成為具有天線(xiàn)特性的輻射干擾源，能發(fā)射電磁波并影響其他系統或本系統內其他子系統的正常工作。

　　什么是信號完整性(signal integrity)?

　　信號完整性是指信號在信號線(xiàn)上的質(zhì)量。信號具有良好的信號完整性是指當在需要的時(shí)候，具有所必需達到的電壓電平數值。差的信號完整性不是由某一單一因素導致的，而是板級設計中多種因素共同引起的。主要的信號完整性問(wèn)題包括反射、振蕩、地彈、串擾等。

　　什么是反射(reflection)?

　　反射就是在傳輸線(xiàn)上的回波。信號功率(電壓和電流)的一部分傳輸到線(xiàn)上并達到負載處，但是有一部分被反射了。如果源端與負載端具有相同的阻抗，反射就不會(huì )發(fā)生了。源端與負載端阻抗不匹配會(huì )引起線(xiàn)上反射，負載將一部分電壓反射回源端。如果負載阻抗小于源阻抗，反射電壓為負，反之，如果負載阻抗大于源阻抗，反射電壓為正。布線(xiàn)的幾何形狀、不正確的線(xiàn)端接、經(jīng)過(guò)連接器的傳輸及電源平面的不連續等因素的變化均會(huì )導致此類(lèi)反射。

　　什么是串擾(crosstalk)?

　　串擾是兩條信號線(xiàn)之間的耦合，信號線(xiàn)之間的互感和互容引起線(xiàn)上的噪聲。容性耦合引發(fā)耦合電流，而感性耦合引發(fā)耦合電壓。PCB板層的參數、信號線(xiàn)間距、驅動(dòng)端和接收端的電氣特性及線(xiàn)端接方式對串擾都有一定的影響。

　　什么是過(guò)沖(overshoot)和下沖(undershoot)?

　　過(guò)沖就是第一個(gè)峰值或谷值超過(guò)設定電壓——對于上升沿是指最高電壓而對于下降沿是指最低電壓。下沖是指下一個(gè)谷值或峰值。過(guò)分的過(guò)沖能夠引起保護二極管工作，導致過(guò)早地失效。過(guò)分的下沖能夠引起假的時(shí)鐘或數據錯誤(誤操作)。

　　什么是振蕩(ringing)和 環(huán)繞振蕩(rounding)?

　　振蕩的現象是反復出現過(guò)沖和下沖。信號的振蕩和環(huán)繞振蕩由線(xiàn)上過(guò)度的電感和電容引起，振蕩屬于欠阻尼狀態(tài)而環(huán)繞振蕩屬于過(guò)阻尼狀態(tài)。信號完整性問(wèn)題通常發(fā)生在周期信號中，如時(shí)鐘等，振蕩和環(huán)繞振蕩同反射一樣也是由多種因素引起的，振蕩可以通過(guò)適當的端接予以減小，但是不可能完全消除。

　　什么是地電平面反彈噪聲和回流噪聲?

　　在電路中有大的電流涌動(dòng)時(shí)會(huì )引起地平面反彈噪聲(簡(jiǎn)稱(chēng)為地彈)，如大量芯片的輸出同時(shí)開(kāi)啟時(shí)，將有一個(gè)較大的瞬態(tài)電流在芯片與板的電源平面流過(guò)，芯片封裝與電源平面的電感和電阻會(huì )引發(fā)電源噪聲，這樣會(huì )在真正的地平面(0V)上產(chǎn)生電壓的波動(dòng)和變化，這個(gè)噪聲會(huì )影響其他元器件的動(dòng)作。負載電容的增大、負載電阻的減小、地電感的增大、同時(shí)開(kāi)關(guān)器件數目的增加均會(huì )導致地彈的增大。

　　由于地電平面(包括電源和地)分割，例如地層被分割為數字地、模擬地、屏蔽地等，當數字信號走到模擬地線(xiàn)區域時(shí)，就會(huì )產(chǎn)生地平面回流噪聲。同樣電源層也可能會(huì )被分割為2.5V，3.3V，5V等。所以在多電壓PCB設計中，地電平面的反彈噪聲和回流噪聲需要特別關(guān)心。

　　在時(shí)域(time domain)和頻域(frequency domain)之間有什么不同?

　　時(shí)域(time domain)是以時(shí)間為基準的電壓或電流的變化的過(guò)程，可以用示波器觀(guān)察到。它通常用于找出管腳到管腳的延時(shí)(delays)、偏移(skew)、過(guò)沖(overshoot)、下沖(undershoot)以及建立時(shí)間(settling times)。

　　頻域(frequency domain)是以頻率為基準的電壓或電流的變化的過(guò)程，可以用頻譜分析儀觀(guān)察到。它通常用于波形與FCC和其他EMI控制限制之間的比較。

　　什么是阻抗(impedance)?

　　阻抗是傳輸線(xiàn)上輸入電壓對輸入電流的比值(Z0=V/I)。當一個(gè)源送出一個(gè)信號到線(xiàn)上，它將阻礙它驅動(dòng)，直到2*TD時(shí)，源并沒(méi)有看到它的改變，在這里TD是線(xiàn)的延時(shí)(delay)。

　　什么是建立時(shí)間(settling time)?

　　建立時(shí)間就是對于一個(gè)振蕩的信號穩定到指定的最終值所需要的時(shí)間。

　　什么是管腳到管腳(pin-to-pin)的延時(shí)(delay)?

　　管腳到管腳延時(shí)是指在驅動(dòng)器端狀態(tài)的改變到接收器端狀態(tài)的改變之間的時(shí)間。這些改變通常發(fā)生在給定電壓的50%，最小延時(shí)發(fā)生在當輸出第一個(gè)越過(guò)給定的閾值(threshold)，最大延時(shí)發(fā)生在當輸出最后一個(gè)越過(guò)電壓閾值(threshold)，測量所有這些情況。

　　什么是偏移(skew)?

　　信號的偏移是對于同一個(gè)網(wǎng)絡(luò )到達不同的接收器端之間的時(shí)間偏差。偏移還被用于在邏輯門(mén)上時(shí)鐘和數據達到的時(shí)間偏差。

　　什么是斜率(slew rate)?

　　Slew rate就是邊沿斜率(一個(gè)信號的電壓有關(guān)的時(shí)間改變的比率)。I/O 的技術(shù)規范 (如PCI)狀態(tài)在兩個(gè)電壓之間，這就是斜率(slew rate)，它是可以測量的。

　　什么是靜態(tài)線(xiàn)(quiescent line)?

　　在當前的時(shí)鐘周期內它不出現切換。另外也被稱(chēng)為 "stuck-at" 線(xiàn)或static線(xiàn)。串擾(Crosstalk)能夠引起一個(gè)靜態(tài)線(xiàn)在時(shí)鐘周期內出現切換。

　　什么是假時(shí)鐘(false clocking)?

　　假時(shí)鐘是指時(shí)鐘越過(guò)閾值(threshold)無(wú)意識地改變了狀態(tài)(有時(shí)在VIL 或VIH之間)。通常由于過(guò)分的下沖(undershoot)或串擾(crosstalk)引起。

　　什么是IBIS模型?

　　IBIS(Input/Output Buffer Information Specification)模型是一種基于V/I曲線(xiàn)的對I/O BUFFER快速準確建模的方法，是反映芯片驅動(dòng)和接收電氣特性的一種國際標準，它提供一種標準的文件格式來(lái)記錄如驅動(dòng)源輸出阻抗、上升/下降時(shí)間及輸入負載等參數，非常適合做振蕩和串擾等高頻效應的計算與仿真。

　　IBIS本身只是一種文件格式，它說(shuō)明在一標準的IBIS文件中如何記錄一個(gè)芯片的驅動(dòng)器和接收器的不同參數，但并不說(shuō)明這些被記錄的參數如何使用，這些參數需要由使用IBIS模型的仿真工具來(lái)讀取。欲使用IBIS進(jìn)行實(shí)際的仿真，需要先完成以下四件工作。

　　(1)獲取有關(guān)芯片驅動(dòng)器和接收器的原始信息源;

　　(2)獲取一種將原始數據轉換為IBIS格式的方法;

　　(3)提供用于仿真的可被計算機識別的布局布線(xiàn)信息;

　　(4)提供一種能夠讀取IBIS和布局布線(xiàn)格式并能夠進(jìn) 行分析計算的軟件工具。

　　IBIS是一種簡(jiǎn)單直觀(guān)的文件格式，很適合用于類(lèi)似于Spice(但不是Spice，因為IBIS文件格式不能直接被Spice工具讀取)的電路仿真工具。它提供驅動(dòng)器和接收器的行為描述，但不泄漏電路內部構造的知識產(chǎn)權細節。換句話(huà)說(shuō)，銷(xiāo)售商可以用IBIS模型來(lái)說(shuō)明它們最新的門(mén)級設計工作，而不會(huì )給其競爭對手透露過(guò)多的產(chǎn)品信息。并且，因為IBIS是一個(gè)簡(jiǎn)單的模型，當做簡(jiǎn)單的帶負載仿真時(shí)，比相應的全Spice三極管級模型仿真要節省10～15倍的計算量。

　　IBIS提供兩條完整的V-I曲線(xiàn)分別代表驅動(dòng)器為高電平和低電平狀態(tài)，以及在確定的轉換速度下?tīng)顟B(tài)轉換的曲線(xiàn)。V-I曲線(xiàn)的作用在于為IBIS提供保護二極管、TTL圖騰柱驅動(dòng)源和射極跟隨輸出等非線(xiàn)性效應的建模能力。

　　什么是SPICE模型?

　　SPICE是Simulation Program with Integrated Circuit Emphasis的縮寫(xiě)。

　　硬件調試技巧

　　硬件調試時(shí)應該注意的一些問(wèn)題。如在硬件調試前，應先對電路板進(jìn)行細致的檢查，觀(guān)察有無(wú)短路或斷路情況(由于DSP的PCB板布線(xiàn)一般較密、較細，這種情況發(fā)生的概率還是比較高的)。加電后，應用手感覺(jué)是否有些芯片特別熱。如果發(fā)現有些芯片燙得厲害，需立即掉電重新檢查電路。排除故障后，接著(zhù)就應檢查晶體是否振蕩，復位是否正確可靠。然后用示波器檢查DSP的CLK-OUT1和CLK-OUT2引腳的信號是否正常，若正常則表明DSP本身工作基本正常。

　　(1)保證電源的穩定可靠

　　在DSP硬件系統調試前，應確保給實(shí)驗板供電的電源有良好的恒壓恒流特性。尤其要注意的是，DSP的入口電壓應保持在5.0V±0.05V。 電壓過(guò)低，則通過(guò)JTAG接口向Flash寫(xiě)入程序時(shí)，會(huì )出現錯誤提示;電壓過(guò)高，則會(huì )損壞DSP芯片。

　　(2)利用仿真軟件排除硬件故障

　　在完成對電路板的檢查后，就可通過(guò)仿真軟件來(lái)調試程序。由于仿真時(shí)，程序代碼下載到目標系統中的片外程序存儲器，因而通過(guò)仿真軟件可以比較容易地檢查出一些硬件故障。在上電后，若仿真軟件調試窗口始終無(wú)法調入程序，則有兩種可能：① DSP芯片引腳存在斷路或短路現象;②DSP 芯片損壞。倘若是第一次利用仿真軟件調試程序，此時(shí)應對實(shí)驗板斷電，仔細檢查DSP芯片各引腳的焊接情況。如果軟件調試窗口曾正確調入程序，則可能是DSP芯片損壞。此時(shí)，可通過(guò)檢測實(shí)驗板的整板阻抗進(jìn)一步判斷DSP芯片是否受損。若整板阻抗急劇下降，可將給DSP芯片供電的電源線(xiàn)割斷，檢測DSP芯片的電阻。

　　如果軟件調試窗口可調入程序，但調入的程序局部出錯，如對片外程序存儲器或數據存儲器操作的代碼變成.word xxxx，此時(shí)可能是片外程序存儲器或數據存儲器出現故障。應仔細檢查存儲器是否存在短路或虛焊，若不存在則應進(jìn)一步判斷存儲器是否受損。