詳解TPS5432x/62x, TPS54x18/x19低電壓輸入下電二次啟動(dòng)問(wèn)題

摘要

TPS5432x/62x 是德州儀器推出的4.5V~17V 寬電源電壓輸入范圍，輸出電流最高可達6A的同步降壓SWIFT™系列轉換器，TPS54x18/x19 是2.95V~6V 窄電源電壓輸入范圍，輸出電流最高可達7A 的同步降壓SWIFT系列轉換器。該系列器件都具有熱性能增強的QFN 小體積封裝，專(zhuān)為板級空間要求苛刻的應用優(yōu)化設計，其內部集成的高邊和低邊MOSFET 大大增強了其轉換效率并具有逐周期限流的過(guò)流保護機制。但該系列器件在實(shí)際低電壓輸入應用中可能會(huì )出現下電時(shí)輸出二次啟動(dòng)的現象，本文以TPS54622 器件為例，針對該問(wèn)題的產(chǎn)生原因進(jìn)行了研究分析并給出了相應的解決方案，徹底消除了輸出電壓過(guò)沖問(wèn)題，拓寬了TPS5432x/62x 系列和TPS54x18/x19 系列的應用范圍。

1 TPS54622 輸出二次啟動(dòng)問(wèn)題簡(jiǎn)介

TPS54622 是德州儀器推出的4.5V~17V 寬電源電壓輸入范圍，輸出電流可達6A 的同步降壓SWIFT™系列轉換器。該器件具有熱性能增強的3mmx3mm QFN 小體積封裝，專(zhuān)為板級空間要求苛刻的應用優(yōu)化設計，其內部集成的高邊和低邊MOSFET 大大增強了其轉換效率并具有“打嗝式”(Hiccup)的過(guò)流保護機制。但該器件在實(shí)際使用過(guò)程中，低電壓輸入時(shí)（例如5V~6V 輸入）輸出電壓在下電過(guò)程中會(huì )出現多次過(guò)沖，最高尖峰幅值在負載為恒阻模式(CR Mode)下可達約1V，有可能影響供電后端微控制器及處理器的正常工作。

實(shí)際實(shí)驗中測試抓取的TPS54622 輸出波形如圖1-a，圖1-b 所示，整個(gè)測試框架示意圖如圖2所示，測試電路原理圖如圖3 所示。實(shí)際測試中使用TPS54622 的評估板 (TPS54622EVM-012)作為被測對象，測試條件如下：
①輸入電壓VIN=5.0V
②輸出電壓VOUT=3.3V
③輸出電流IOUT=3A，使用電子負載分別設定為恒流和恒阻模式進(jìn)行測試

在圖1-a 和圖1-b 中，VIN 代表輸入電壓波形，VOUT 代表輸出電壓波形，VEN 代表使能端波形，VPG代表芯片電源正常(Power Good)引腳波形。從圖1-a 和圖1-b 中可以看出輸入電壓下電后，輸出電壓VOUT 沒(méi)有立即變?yōu)?V，而是經(jīng)過(guò)多次波動(dòng)后才降為0V。實(shí)際測試恒阻模式下過(guò)沖尖峰高達0.86V，這種輸出尖峰將大大干擾從此電壓獲取電源的MCU 及處理器的正常工作，使本已下電停機的MCU 或處理器再次啟動(dòng)，影響系統工作的穩定性，這在系統電源軌為0.9V、1.2V 等環(huán)境下表現的更為嚴峻。因此，為達到TPS54622 的電壓使用范圍（芯片數據手冊標稱(chēng)工作范圍為4.5V~17V），有必要對此問(wèn)題進(jìn)行深入分析并找到變通的解決方法。

2 TPS54622 輸出過(guò)沖尖峰問(wèn)題根源分析

從圖1a 和圖1b 中可以看出，當輸入下電，芯片關(guān)斷之后，由于輸入電流在輸入引線(xiàn)上產(chǎn)生的壓降消失，同時(shí)由于線(xiàn)路上寄生電感的作用，導致輸入電壓會(huì )升高，從而導致了的芯片的二次啟動(dòng)。為了解決這個(gè)問(wèn)題，關(guān)鍵是要提高TPS54622 的欠壓關(guān)斷的回差電壓。

TPS54622 具有EN 使能引腳并具有遲滯功能，使能電壓上升閾值典型值為1.21V，下降閾值典型值為1.17V，回差電壓為40mV。同時(shí)芯片內部使能引腳EN 內部上拉電流源ih 可以用來(lái)靈活調節欠壓保護的回差電壓，通過(guò)圖4 的兩個(gè)外接電阻病通過(guò)調節電阻的阻值就可以靈活的設定輸入欠壓保護的遲滯電壓。

TPS54622 輸入VIN UVLO 閾值電壓設置在數據手冊中給出了三種配置，考慮到用戶(hù)的實(shí)際使用情況，往往將PVIN 和VIN 短接到一起，本文閾值電壓設置如圖4 電路所示，計算公式如式1、式2。

可以看出，通過(guò)改變電阻R1 和R2 的阻值，可以獲得不同的Vstart 和Vstop 的電壓，因此也就可以獲得期望的回差電壓Vstart – Vstop。在本文的測試電路中，設定VIN 約為4V 時(shí)，使VEN_RISING約為1.2V，所選取的分壓電阻R1=100kΩ， R2=47kΩ。

但是由于TPS54622 VIN 輸入電壓范圍為4.5V~17V，VIN 內部UVLO 上升電壓閾值典型值為4V，遲滯回差電壓典型值為150mV。當輸入電壓較低的時(shí)候，例如5V 輸入，考慮到實(shí)際的5V 電壓可能會(huì )有一定的誤差，所以使能引腳EN 的啟動(dòng)電壓必須低于5V（如4.5V），但這樣留給使能引腳EN 做回差的空間就很小，所以很難通過(guò)設定使能引腳EN 的電阻值來(lái)獲得足夠的回差范圍。另外從前面VIN UVLO 的介紹中也可以看出芯片自身的UVLO 回差電壓也不夠大（典型值150mV），這樣就不可避免的產(chǎn)生第1 節描述的問(wèn)題。

3 消除輸出過(guò)沖的解決方法

前面已經(jīng)分析了導致輸出二次啟動(dòng)產(chǎn)生尖峰的根本原因在于低壓輸入條件下有限的回差電壓空間以及輸入VIN UVLO 功能的作用使得使能引腳EN 在芯片下電時(shí)沒(méi)有立即低于門(mén)限電壓，而是反復波動(dòng)幾次導致了TPS54622 的二次啟動(dòng)，因此，解決此問(wèn)題的思路就是想辦法在芯片下電時(shí)強制將使能引腳EN 拉低低于關(guān)斷門(mén)限電壓，徹底關(guān)閉芯片輸出，從而消除二次啟動(dòng)帶來(lái)的輸出尖峰。

本變通解決方案在原有EVM板電路基礎上增加了RPG、CPG 和DPG 三個(gè)元件，由于TPS54622 具有電源正常(Power Good, PG)輸出指示功能，且當輸出電壓低于穩壓輸出的92%或高于穩壓輸出的106%時(shí)，就會(huì )驅動(dòng)PG 引腳使其拉低。本方案的思路是利用電容兩端電壓不能突變的原理，在PG 引腳和使能EN 引腳之間跨接一無(wú)極性電容器，當輸出電壓跌落低于穩壓值的92%時(shí)，PG 引腳變低，同時(shí)將使能EN 引腳拉低，從而在輸入電壓反彈的時(shí)間段內能夠保證使能EN 引腳電壓低于開(kāi)啟電壓，徹底關(guān)閉芯片輸出。由于PG 引腳為漏極開(kāi)路結構，電阻RPG 用于上拉PG 引腳，取值為10kΩ~100kΩ 之間，電容CPG 取值為1uF 即可，取值過(guò)大需要較長(cháng)放電時(shí)間，過(guò)小無(wú)法將使能EN 引腳徹底關(guān)閉。

因此，節點(diǎn)②處的電壓理論上瞬間將會(huì )跳變?yōu)?1.436V，實(shí)際測試該節點(diǎn)電壓約為-0.9V（如圖6所示）。該負電壓超出了器件手冊規定的最大極限值-0.3V 的范圍，會(huì )造成芯片損壞。為了避免該情況的發(fā)生，節點(diǎn)②處的EN 使能引腳需要對地增加一反向肖特基二極管DPG 進(jìn)行電壓鉗位保護。

最終本電路在相同測試條件下測試波形如圖7 所示。從圖7 中可以看出VOUT 在下電之后由于EN引腳被徹底拉低使得芯片完全關(guān)閉輸出，從而徹底消除了輸出尖峰問(wèn)題。

值得注意的是，由于增加一個(gè)電容連接在EN 引腳，上電時(shí)有一定的電容充電時(shí)間，從而會(huì )引起輸出電壓的延遲，實(shí)際測試的延遲時(shí)間對比圖如圖8 所示，從圖中可以看出，采用本解決方法后會(huì )增加約50ms 的輸出延遲時(shí)間。

4 結論及總結

本文研究了TPS54622 在低電壓輸入情況下輸入電源下電后輸出電壓出現二次啟動(dòng)并產(chǎn)生較大尖峰問(wèn)題，并且該問(wèn)題實(shí)測發(fā)現同樣存在于TPS5432x/62x 系列和TPS54x18/x19 系列器件中。本文對該問(wèn)題產(chǎn)生的根源進(jìn)行了分析并給出了一種消除該尖峰的簡(jiǎn)便易行解決方法，實(shí)際測試該方法徹底消除了下電后輸出電壓的二次啟動(dòng)過(guò)沖尖峰現象。