用于±10 V輸入的單電源、完全隔離式數據采集系統

連接/參考器件

AD8606/精密、低噪聲、雙通道CMOS、軌到軌輸入/輸出運算放大器

AD7091R/ 1 MSPS、超低功耗、12位ADC

ADuM5401/集成DC/DC轉換器的四通道2.5 kV隔離器

12位、300 kSPS、單電源、完全隔離式數據采集系統，用于±10 V輸入

電路評估板

CN0335電路評估板（EVAL-CN0335-PMDZ）

SDP/PMD轉接板（SDP-PMD-IB1Z）

系統演示平臺（EVAL-SDP-CB1Z）

電路功能與優(yōu)勢

圖1所示電路是只采用了三個(gè)有源器件的完全隔離式12位、300 kSPS數據采集系統。

該系統采用3.3 V單電源供電，可處理±10 V輸入信號。室溫校準后，在±10°C溫度變化范圍內的總誤差不超過(guò)±0.1% FSR，是各種工業(yè)測量應用的理想之選。

該電路的小巧尺寸使得該組合成為業(yè)界領(lǐng)先的數據采集系統解決方案，在這種系統中精度、速度、成本和尺寸極為關(guān)鍵。數據和電源相互隔離，因而該電路具有出色的高電壓耐受性，同時(shí)還能有效避免惡劣工業(yè)環(huán)境下常見(jiàn)的接地環(huán)路干擾問(wèn)題。

圖1.±10 V隔離式單電源數據采集系統（未顯示所有連接和去耦）

電路描述

該電路由一個(gè)輸入信號調理級、一個(gè)ADC級和一個(gè)輸出隔離級構成。±10 V輸入信號由U1A運算放大器進(jìn)行電平轉換和衰減，該運算放大器是雙通道AD8606的一半。該運算放大器的輸出為0.1 V至2.4 V，與ADC的輸入范圍相匹配（0 V至2.5 V），裕量為100 mV用于維持線(xiàn)性度。來(lái)自ADC的緩沖基準電壓（VREF =2.5 V）用于生成所需失調?？梢孕薷碾娮柚?，以適應本電路筆記后面部分所述的其他常用輸入范圍。

該電路設計支持單電源供電。AD8606的最小額定輸出電壓為50 mV（2.7 V電源）和290 mV（5 V電源），負載電流為10 mA，溫度范圍為-40°C至+125°C.在3.3 V電源、負載電流低于1 mA、溫度范圍更窄的情況下，保守估計最小輸出電壓為45 mV至60 mV.

考慮到器件的容差，最小輸出電壓（范圍下限）設為100 mV，以提供安全裕量。輸出范圍的上限設為2.4 V，以便為ADC輸入端的正擺幅提供100 mV的裕量。因此，輸入運算放大器的標稱(chēng)輸出電壓范圍為0.1 V至2.4 V.

AD8606 （U1B）的另一半用于緩沖AD7091R （U3） ADC的內部2.5 V基準電壓。

本應用中選用AD8606的原因是該器件具有低失調電壓（最大值65μV）、低偏置電流（最大值1 pA）和低噪聲（最大值12 nV/√Hz）等特性。在3.3V電源下，功耗僅為9.2 mW.

運算放大器的輸出級后接一個(gè)單極點(diǎn)RC濾波器（R3/C9），用于降低帶外噪聲。RC濾波器的截止頻率設為664 kHz.可添加一個(gè)可選二階濾波器（R4、C10和R1、R2、C11），以便在出現低頻工業(yè)噪聲的情況下，進(jìn)一步降低濾波器截止頻率。在這類(lèi)情況下，由于信號帶寬較小，因此可以降低AD7091R的采樣速率。

選擇AD7091R 12位1 MSPS SAR ADC是因為其在3.3 V （1.2 mW）下的功耗超低，僅為349μA，顯著(zhù)低于當前市場(chǎng)上競爭對手的任何ADC.AD7091R還內置一個(gè)2.5 V的基準電壓源，其典型漂移為±4.5 ppm/℃。輸入帶寬為7.5 MHz，且高速串行接口兼容SPI.AD7091R采用小型10引腳MSOP封裝。

采用3.3V電源供電時(shí)，該電路的總功耗（不包括ADuM5401隔離器）約為10.4 mW.

電流隔離由四通道數字隔離器ADuM5401（C級）提供。除了隔離輸出數據以外，ADuM5401還為該電路提供隔離3.3 V電源。除非需要隔離，否則電路正常運行時(shí)并不需要ADuM5401.ADuM5401四通道2.5 kV隔離器集成DC/DC轉換器，采用小型16引腳SOIC封裝。ADuM5401在7 MHz時(shí)鐘頻率下的功耗約為140 mW.

AD7091R需要50 MHz的串行時(shí)鐘（SCLK），方能實(shí)現1 MSPS的采樣速率。然而，ADuM5401（C級）隔離器的最大數據速率為25 Mbps，對應的最大串行時(shí)鐘頻率為12.5 MHz.另外，SPI端口要求，SCLK的后沿將輸出數據驅動(dòng)至處理器，因此，ADuM5401的總雙向傳播延遲（最大值120 ns）將時(shí)鐘上限限制在1/120 ns = 8.3 MHz.

盡管AD7091R是一款12位ADC，但串行數據同樣被格式化為16位字，以便與處理器串行端口要求相兼容。因此，采樣周期TS包括AD7091R 650 ns的轉換時(shí)間加上58 ns（數據手冊要求的額外時(shí)間，t1延遲+ tQUIET延遲），再加上用于SPI接口數據傳輸的16個(gè)時(shí)鐘周期。

TS = 650 ns + 58 ns + 16×120 ns = 2628 ns

fS = 1/TS = 1/2628 ns = 380 kSPS

為了提供安全裕量，建議將SCLK和采樣速率的最大值分別設為7 MHz和300 kSPS.數字SPI接口可以用12引腳且兼容Pmod的連接器（Digilent Pmod規格）連接到微處理器評估板。

電路設計

圖2所示電路可將-10 V至+10 V輸入信號衰減及電平轉換為0.1 V至2.4 V的ADC輸入范圍。

圖2.輸入電壓信號調理電路

傳遞函數通過(guò)疊加原理求得。