輕松實(shí)現復雜電源時(shí)序控制

簡(jiǎn)介

電源時(shí)序控制是微控制器、FPGA、DSP、ADC和其他需要多個(gè)電壓軌供電的器件所必需的一項功能。這些應用通常需要在數字I/O軌上電前對內核和模擬模塊上電，但有些設計可能需要采用其他序列。無(wú)論如何，正確的上電和關(guān)斷時(shí)序控制可以防止閂鎖引發(fā)的即時(shí)損壞和ESD造成的長(cháng)期損害。此外，電源時(shí)序控制可以錯開(kāi)上電過(guò)程中的浪涌電流，這種技術(shù)對于采用限流電源供電的應用十分有用。

本文討論使用分立器件進(jìn)行電源時(shí)序控制的優(yōu)缺點(diǎn)，同時(shí)介紹利用ADP5134內部精密使能引腳實(shí)現時(shí)序控制的一種簡(jiǎn)單而有效的方法ADP5134內置2個(gè)1.2-A降壓調節器與2個(gè)300-mA LDO.同時(shí)，本文還列出一系列IC，可用于要求更高精度、更靈活時(shí)序控制的應用。

圖1所示為一種要求多個(gè)供電軌的應用。這些供電軌為內核電源（VCCINT）、I/O電源（VCCO）、輔助電源（VCCAUX）和系統存儲器電源。

圖1.處理器和FPGA的典型供電方法

舉例來(lái)說(shuō)，Xilinx Spartan-3AFPGA具有一個(gè)內置上電復位電路，可確保在所有電源均達到其閾值后才允許對器件進(jìn)行配置。這樣有助于降低電源時(shí)序控制要求，但為了實(shí)現最小浪涌電流電平并遵循連接至FPGA的電路時(shí)序控制要求，供電軌應當按以下序列上電VCC_INT→VCC_AUX→VCCO.請注意：有些應用要求采用特定序列，因此，務(wù)必閱讀數據手冊的電源要求部分。

使用無(wú)源延遲網(wǎng)絡(luò )簡(jiǎn)化電源時(shí)序控制

實(shí)現電源時(shí)序控制的一種簡(jiǎn)單的方法就是利用電阻、電容、二極管等無(wú)源元件，延遲進(jìn)入調節器使能引腳的信號，如圖2所示。當開(kāi)關(guān)閉合時(shí)，D1導電，而D2仍保持斷開(kāi)。電容C1充電，而EN2處的電壓根據R1和C1確定的速率上升。當開(kāi)關(guān)斷開(kāi)時(shí)，電容C1通過(guò)R2、D2和RPULL向地放電。EN2處的電壓以R2、RPULL和C2確定的速率下降。更改R1和R2的值會(huì )改變充放電時(shí)間，從而設置調節器的開(kāi)啟和關(guān)閉時(shí)間。

圖2.利用電阻、電容和二極管實(shí)現電源時(shí)序控制的簡(jiǎn)單方法

該方法可用于不要求采用精密時(shí)序控制的應用，以及只需延遲信號即可并可能只要求采用外部R和C的部分應用。對于標準調節器，采用這種方法的缺點(diǎn)在于，使能引腳的邏輯閾值可能因為電壓和溫度而存在很大的差異。此外，電壓斜坡中的延遲取決于電阻和電容值及容差。典型的X5R電容在–55°C至+85°C溫度范圍內的變化幅度約為±15%，由于直流偏置效應還會(huì )出現±10%的變化，從而使時(shí)序控制變得不精確，有時(shí)還會(huì )變得不可靠。

精密使能輕松實(shí)現時(shí)序控制

為了獲得穩定的閾值電平以實(shí)現精密時(shí)序控制，大多數調節器都要求采用一個(gè)外部基準電壓源。ADP5134通過(guò)集成精密基準電壓源、大幅節省成本和PCB面積的方式解決了這個(gè)問(wèn)題。每個(gè)調節器都有一個(gè)獨立的使能引腳。當使能輸入的電壓升至VIH_EN（最小值為0.9 V）以上時(shí)，器件退出關(guān)斷模式，且管理模塊開(kāi)啟，但不會(huì )激活調節器。將使能輸入的電壓與一個(gè)精密內部基準電壓（典型值為0.97 V）相比較。一旦使能引腳的電壓升至高于精密使能閾值，則調節器被激活，輸出電壓開(kāi)始升高。在輸入電壓和溫度轉折處，基準電壓的變化幅度只有±3%.這一小范圍變化可確保精密的時(shí)序控制，解決采用分立器件時(shí)遇到的各種問(wèn)題。