TI與MIT提出0.6V DSP設計

德州儀器（TI）與麻省理工學(xué)院（MIT）共同在2011年國際固態(tài)電路會(huì )議（ISSCC）上提出了一款28nm工藝的移動(dòng)應用處理器---可在0.6V下運行的超低功耗DSP處理器。

“28nm工藝節點(diǎn)上的低功耗處理器，需要從電路形式和存儲器的優(yōu)化到定制低功耗時(shí)鐘線(xiàn) 的系統級設計方法”。低功耗設計領(lǐng)域專(zhuān)家、MIT教授A(yíng)nantha Chandrakasan說(shuō)：“該芯片使用了低功耗設計方法學(xué)，以確保在超低電壓下可處理智能手機應用程序

該文描述了一種處理極低功耗DSP設計問(wèn)題的方法。在低電壓下，深亞微米工藝節點(diǎn)MOS管片內閾值電壓的隨機偏差會(huì )導致電路功能出錯。

在設計中還存在靜態(tài)時(shí)序的問(wèn)題，標準元件的分布延時(shí)在低壓下不再是高斯隨機變量。

TI的這篇文章中說(shuō)：“傳統的基于高斯分布的統計靜態(tài)時(shí)序分析（SSTA）工具，在0.6V電壓下對延時(shí)存在10-70%的低估。而一種新的統計靜態(tài)時(shí)序分析技術(shù)可以將時(shí)序設計的精確度改進(jìn)到小于8%”。精確分析低功耗時(shí)序的能力可以避免過(guò)大的設計余量，以降低對面積和高壓工作性能的影響。

（譯自Electronicsweekly>，原作者Richard Wilson）