基于A(yíng)DSP-TS101S的雷達信號處理系統的設計

作為面向數字信號處理的可編程嵌入式處理器，DSP具有高速、靈活、可靠、可編程、低功耗、接口豐富、處理速度快、實(shí)時(shí)性好等特點(diǎn)。雷達信號處理系統所涉及的主要技術(shù)包括數據重采樣、參數估計、自適應濾波、恒虛警處理、脈沖壓縮、自適應波束形成和旁瓣對消等，通常需要完成大量具有高度重復性的實(shí)時(shí)計算。由于DSP可以利用硬件算術(shù)單元、片內存儲器、哈佛總線(xiàn)結構、專(zhuān)用尋址單元、流水處理技術(shù)等特有的硬件結構，來(lái)高速完成FFT、FIR、復數乘加、相關(guān)、三角函數以及矩陣運算等數字信號處理。因此，DSP非常適合雷達數字信號處理算法的實(shí)現。本文詳細地介紹了一種基于A(yíng)DI公司高性能DSP—ADSP-TS101的雷達信號處理系統的具體實(shí)現方法。

1 系統部件及信號處理算法的實(shí)現

本系統是某雷達的信號處理機，總共有4塊電路板，分為母板、抗干擾板、脈沖壓縮板和MTD板。

1.1 母板

母板主要是為其它三塊單板提供電源，同時(shí)也可作為單板間信號傳送的橋梁，將處理完的視頻數據送到顯示器顯示。

1.2 抗干擾板

抗干擾板的主要功能包括中頻采要、正交解調與低通濾波、自適應旁瓣對消及旁瓣消隱等。

(1) 中頻采樣

中頻采樣主要是通過(guò)ADC讀人中頻數據。本系統的ADC采用美國ADI公司生產(chǎn)的12位、40MSPS轉換速率的高性能模數轉換器，來(lái)將I、Q兩路模擬信號以某一采樣率轉換為數字信號。

(2) 正交解調與低通濾波

該功能用于在FPGA中完成正交解調與低通濾波。在該系統中，FPGA選用的是ALTERA公司生產(chǎn)的EP1K100,，圖1所示是該系統的中頻解調示意圖。由于系統會(huì )將采樣信號均轉換為1，0，-1，0，1……這樣的數字序列，故在對采樣信號進(jìn)行解調后，會(huì )使其變?yōu)榱阒蓄l信號，然后再對其做FIR低通濾波。

(3) 自適應旁瓣對消及旁瓣消隱

實(shí)現上述兩算法總共要用到4片ADSP-TS101S。為了簡(jiǎn)化系統硬件、減少DSP的片間連線(xiàn)，系統的4個(gè)DSP之間應以松耦合的鏈路方式進(jìn)行鏈接?？捎蒁SP1將經(jīng)過(guò)FlR低通濾波后的零中頻信號以DMA方式讀入。為了保證處理的數據為一幀完整的數據，本系統采用乒乓方式讀人I、Q兩路數據，這樣可以保證一邊讀數據，一邊處理，同時(shí)將定點(diǎn)數據轉換為浮點(diǎn)數，并將處理結果送到DSP2。DSP2主要用于計算最佳旁瓣對消參數WI和WQ，并做旁瓣對消工作，再把處理結果送到DSP3。DSP3主要負責轉發(fā)主副通路I、Q兩路數據到DSP4，并計算主副通路I、Q兩路數據模值的工作，同時(shí)負責將處理結果送到DSP4。DSP4主要完成旁瓣消隱運算并將處理結果發(fā)往脈沖壓縮板。

1.3 脈沖壓縮板

脈沖壓縮板主要實(shí)現以下功能：

(1) 脈沖壓縮

圖2所示為脈沖壓縮的實(shí)現原理圖。脈沖壓縮主要解決雷達作用距離與分辨率之間的矛盾，是雷達系統中較為成熟和經(jīng)常采用的技術(shù)。假如總距離單元數為6000，則應將其補齊至8192點(diǎn)，然后做FFT。需要說(shuō)明的是，這里用到的H(k)是在MATLAB中生成好的，然后存貯到DSP中以供其調用。在產(chǎn)生H(k)時(shí)，不光要采用加海明窗的方法，還應采用時(shí)域綜合法進(jìn)行旁瓣抑制。具體算法可參見(jiàn)相關(guān)資料。頻域相乘后再做IFFT就是脈沖壓縮的結果。該算法在DSP1中完成后，就可將處理后的數據送到DSP2做后續處理。

(2) 自適應濾波

自適應濾波采用自適應二次對消器來(lái)抑制云雨雜波，它由雜波測量和自適應二次對消器組成，主要在DSP2中完成自適應濾波參數Wi和Wq的估計運算，并做自適應濾波。然后把處理結果送到DSP3做后續處理。

(3) 固定雜波對消

固定雜波對消采用二次對消器，其差分方程為：

在DSP3中做完固定雜波對消后，就可將結果送DSP4。