基于DSP與FPGA的高精度數據采集系統設計

當前，許多領(lǐng)域越來(lái)越多地要求具有高精度A/D轉換和實(shí)時(shí)處理功能。同時(shí)，市場(chǎng)對支持更復雜的顯示和通信接口的要求也在提高，如環(huán)境監測、電表、醫療設備、便攜式數據采集以及工業(yè)傳感器和工業(yè)控制等。傳統設計方法是應用MCU或DSP通過(guò)軟件控制數據采集的A/D轉換，這樣必將頻繁中斷系統的運行，從而減弱系統的數據運算能力，數據采集的速度也將受到限制。本文采用DSP+FPGA的方案，由硬件控制A/D轉換和數據存儲，最大限度地提高系統的信號采集和處理能力。

系統結構

整個(gè)采集卡包括信號調理、數據采集、數據處理和總線(xiàn)接口設計。系統結構如圖1所示。

圖1 系統結構框圖

本文設計了具有信號衰減、增益放大和濾波等功能的信號調理電路，采用16位精度、最高采樣率為500KSPS的A/D轉換器AD7676；數字系統設計利用FPGA極其靈活、可編程的特點(diǎn)，選用Altera公司FPGA芯片EP2C8Q208，完成精度校正和邏輯時(shí)序控制；DSP采用TI公司的TMS320VC5416，使A/D轉換后的數據在傳輸到上位機之前，進(jìn)行數據整理、標記、打包以及數據預處理。數據采集卡可同時(shí)進(jìn)行8通道數據采集，通道可進(jìn)行衰減倍數、采樣速度以及放大增益設置。同時(shí)提供模擬輸出通道，用于實(shí)現波形產(chǎn)生和模擬驅動(dòng)功能。能夠進(jìn)行自動(dòng)校準，保證數據采集的準確性。PCI總線(xiàn)接口電路采用PLX Technology公司的PCI總線(xiàn)接口芯片PCI9030,完成數據采集和狀態(tài)、控制信號的傳輸。

系統硬件電路設計

數據采集模塊設計

從傳感器送來(lái)的8路模擬輸入信號通過(guò)多路模擬開(kāi)關(guān)ADG507選擇進(jìn)入模擬通道，如果多通道同時(shí)采集，則采用時(shí)分復用方式，由FPGA依次控制各通道的通斷。模式選擇開(kāi)關(guān)ADG509為四選一模擬開(kāi)關(guān),可分別選擇被測模擬信號、標準參考電壓值或用于通道校準的、經(jīng)過(guò)DAC轉換后的信號進(jìn)入后級濾波衰減網(wǎng)絡(luò )電路。送入ADC的信號要先經(jīng)過(guò)低通濾波,以濾除高頻噪聲。濾波電路設計為二階阻容低通濾波器，對頻率高于50KHz的信號濾波。衰減電路設計為有源衰減，選用Linear公司的差分放大器LTC1992，可完成輸入信號極性轉換,實(shí)現單端信號轉差分信號,同時(shí)通過(guò)由FPGA控制繼電器選通不同的電阻網(wǎng)絡(luò )調整衰減倍數，可實(shí)現對不同電壓輸入范圍信號的調整，以滿(mǎn)足AD7676的輸入電壓范圍。信號增益可編程放大器LTC6911可通過(guò)編程設置以1、2、5步進(jìn)變化的1 V/V100 V/V增益倍數 ，數據采集過(guò)程中通過(guò)FPGA內部的比較電路自動(dòng)調整增益放大器增益倍數，極大提高了對微弱信號的分辨能力。AD7676為差分信號輸入， MAX6325基準源提供基準為2.5V的參考電壓，采樣時(shí)鐘由晶振提供10MHz時(shí)鐘信號經(jīng)FPGA內部分頻電路得到，單通道最高采樣率為500KSPS。

FPGA電路設計

FPGA芯片也是一種特殊的ASIC芯片，屬于可編程邏輯器件，它是在PAL、GAL等邏輯器件的基礎上發(fā)展起來(lái)的。同以往的PAL、GAL等相比，FPGA規模比較大，適合于時(shí)序、組合等邏輯電路應用。本文選用Altera公司的FPGA芯片EP2C8Q208，完成數據采集卡的時(shí)序和地址譯碼電路設計。由于EP2C8Q208有36個(gè)M4K RAM，在FPGA內部設計一個(gè)16位寬度、4KB深度的FIFO，使用FIFO提高數據采集卡對多通道信號的采集存儲能力。FIFO有半滿(mǎn)、全滿(mǎn)、空標志位，當DSP檢測到半滿(mǎn)標志位時(shí)，FIFO同時(shí)讀寫(xiě)；全滿(mǎn)時(shí)只讀不寫(xiě)；空時(shí)只寫(xiě)不讀。A/D采樣控制信號由DSP通過(guò)FPGA控制；DSP對采集后的數據進(jìn)行進(jìn)一步處理，以提高精度，也具有傳統CPU或MCU的功能，對時(shí)序、觸發(fā)、DMA中斷請求作出相應處理。

DSP電路設計

DSP采用 TMS320VC5416，它是16位定點(diǎn)DSP，具有高度的操作靈活性和很高的運行速度，采用改善的哈佛結構(1組程序存儲器總線(xiàn)，3組數據存儲器總線(xiàn)，4組地址總線(xiàn))，具有專(zhuān)用硬件邏輯的CPU、片內128KB的存儲器、片內外設，以及一個(gè)效率很高的指令集。

DSP 在系統中的作用主要是將A/D轉換后的數據在傳輸到上位機之前，進(jìn)行數據整理、標記、打包以及數據預處理。數據采集系統所有控制信號都由DSP控制FPGA邏輯電路產(chǎn)生。DSP外掛Flash存放DSP程序及其它配置數據，在上電時(shí)，DSP采用并行方式調入DSP內部執行。