基于DSP與FPGA的高精度數據采集系統設計

校準電路設計

校準電路是本設計的重要環(huán)節，數據采集卡的高精度性能不僅取決于高分辨率的ADC，在更大程度上要依靠該數據采集卡優(yōu)良的自校準和抗噪聲能力來(lái)實(shí)現。

校準時(shí)，DSP發(fā)出標準值，經(jīng)D/A和A/D轉換后，所采集的數據值與原標準值相比較，取其偏差系數組成去噪方程，以實(shí)現數據采集卡的自校準。

PCI總線(xiàn)接口電路設計

PCI總線(xiàn)規范十分復雜，其接口的實(shí)現比較困難。數據采集卡采用PCI9030作為用戶(hù)接口，為PCI總線(xiàn)接口的開(kāi)發(fā)提供了一種簡(jiǎn)捷的方法，只需設計簡(jiǎn)單的局部總線(xiàn)接口控制電路即可實(shí)現PCI總線(xiàn)的高速數據傳輸。使用Altera 公司的Quartus II，使得硬件實(shí)現軟件化設計，更新了傳統的電路設計和調試方式，大大縮短了開(kāi)發(fā)周期，特別是其設計仿真和定時(shí)分析使得設計更加可靠，確保了系統的正確性。

系統軟件設計

驅動(dòng)程序設計

在Windows98/ 2000/ XP 環(huán)境下，處于Windows 用戶(hù)態(tài)的應用程序不能直接對硬件設備進(jìn)行操作，要實(shí)現對數據采集卡的硬件資源(如內存、中斷等)的訪(fǎng)問(wèn)，必須編寫(xiě)運行在核心態(tài)的設備驅動(dòng)程序。目前，使用較多的開(kāi)發(fā)工具是GUNGO公司的驅動(dòng)程序開(kāi)發(fā)組件WinDriver。利用WinDriver開(kāi)發(fā)驅動(dòng)程序，不需熟悉操作系統的內核知識。整個(gè)驅動(dòng)程序中的所有函數都是工作在用戶(hù)態(tài)的，通過(guò)與WinDriver的.VXD和.SYS文件交互來(lái)達到驅動(dòng)硬件的目的。因為 WinDriver 開(kāi)發(fā)環(huán)境提供了針對 PLX 公司芯片的存儲器范圍、寄存器和中斷處理等模塊，所以本文采用了GUNGO公司的 WinDriver5.3開(kāi)發(fā)工具，它支持PLX公司的PCI接口芯片，用戶(hù)無(wú)需具有DDK和核心態(tài)程序開(kāi)發(fā)經(jīng)驗，調試時(shí)可結合 PLX 公司的 PLXmon 工具。

操作界面設計

采用美國國家儀器公司的LabVIEW軟件進(jìn)行界面設計。LabVIEW是一種圖形化編程語(yǔ)言， 操作界面模擬實(shí)際儀器的控制面板，使用戶(hù)能完成通道選擇、模式選擇、增益設定、采樣率設定等功能，操作簡(jiǎn)單方便。

系統指標分析

ADC誤差分析

常用的ADC主要存在量化誤差、增益誤差和偏置誤差。量化誤差是任何ADC都存在的，僅僅能通過(guò)提高ADC分辨率來(lái)減少，為把量化誤差減少為±1LSB/2，通常的方法是把變換特性偏移1LSB/2。偏移誤差是指對 ADC采用零伏差動(dòng)輸入時(shí)實(shí)際代碼與理想代碼之間的差異。增益誤差是指從負滿(mǎn)量程轉為正滿(mǎn)量程輸入時(shí)實(shí)際斜率與理想斜率之差。偏移和增益誤差通常是ADC中主要的誤差源。為了進(jìn)行偏移校準，本文采用0V或非常小的信號并讀取輸出代碼。如果結果為正，那么轉換器就存在正偏移誤差，從結果中減去偏移值；如果結果為負，那么轉換器就存在負偏移誤差，可向結果加上偏移值。通過(guò)對ADC施加滿(mǎn)量程或近于滿(mǎn)量程的信號并測量輸出代碼來(lái)實(shí)現增益校準。偏移校準在增益校準之前進(jìn)行。

模擬開(kāi)關(guān)誤差分析

多路開(kāi)關(guān)大體上可分為兩種類(lèi)型，即模擬電子開(kāi)關(guān)和機械觸點(diǎn)式開(kāi)關(guān)。模擬開(kāi)關(guān)具有轉換速度快、使用壽命長(cháng)、體積小、成本低、集成度高和無(wú)抖動(dòng)等優(yōu)點(diǎn)；但也存在一些缺點(diǎn)，如導通電阻較大、存在道間干擾、通道間共地等。

本文所設計的數據采集卡使用ADI公司的ADG507和ADG509，導通電阻Ron100300Ω，輸入信號要通過(guò)Ron分壓，輸出到負載電阻上的電壓要下降一些。為此，本設計用OPA2277做成壓級跟隨器連接到后面的負載電路上，以拉高多路模擬開(kāi)關(guān)的負載阻抗，削弱串聯(lián)內阻的影響。

精度設計

數據采集卡使用了可編程增益放大器LTC6911，最大可調增益為100 V/V，極大提高了采集卡對微弱信號的分辨能力。同時(shí)，信號調理部分的電阻衰減網(wǎng)絡(luò )可完成對信號的1/2、1/4分壓，擴大了數據采集卡的動(dòng)態(tài)范圍。信號和干擾噪聲在時(shí)域混合在一起，但是在頻域有不同特性，因此，預先設計濾波器對噪聲信號進(jìn)行抑制，避免噪聲電平很高，用增益放大器接收這樣的信號會(huì )導致放大器飽和，使儀器不能正常工作。
電壓基準源是A/D或D/A轉換電路的重要部件，系統輸出精度在很大程度上取決于電壓基準源的精度。這里主要考慮輸出精度、穩定性和溫度漂移系數。 MAX6325是低噪聲、高精度的掩埋齊納型基準電壓源芯片，其初始輸出電壓精度高達0.02％，溫度系數為0.5ppm/℃。

結語(yǔ)

數據采集卡采用16位精度ADC，模擬信號通道設計考慮了微弱信號檢測、噪聲抑制、高頻濾波、差分放大電路和可編程增益放大電路，數字電路部分設計以EP2C8Q208為核心，利用FPGA的時(shí)序嚴格、速度較快、可編程性好等特點(diǎn)，將可能需要的各種控制和狀態(tài)信號引入FPGA，利用FPGA的大容量和現場(chǎng)可編程的特性，根據不同的要求進(jìn)行現場(chǎng)修改，增大了系統設計的成功率和靈活性。同時(shí)，DSP對數據的預處理極大地提高了數據的精度。在PCB布線(xiàn)時(shí)認真考慮了濾波、接地和合理的信號走線(xiàn)，提高了數據采集卡的可靠性。