高性能信號處理通用平臺研究

0引言

當前信號處理領(lǐng)域內陣列信號處理技術(shù)正在迅速發(fā)展，各種新的算法及新的處理技術(shù)不斷出現，要求信號處理系統具有快速適應各種新算法和新技術(shù)的能力，采用傳統的基于專(zhuān)用硬件的設計方法所開(kāi)發(fā)出來(lái)的信號處理系統無(wú)法滿(mǎn)足這樣的要求。開(kāi)發(fā)具有通用性的計算平臺，盡可能通過(guò)軟件來(lái)實(shí)現信號處理功能，成為信號處理的新趨勢，“軟件雷達”、“軟件無(wú)線(xiàn)電”等概念都是基于這一思想。

通過(guò)靈活的軟件編程來(lái)適應算法的變化，通過(guò)簡(jiǎn)單的硬件擴展來(lái)適應規模的變化，使系統的靈活性大大提高，研制周期、費用大為減少。要支持這種設計思路，必須研制出組成通用計算平臺的信號處理模塊，該模塊既能滿(mǎn)足系統實(shí)時(shí)處理需求，又具備通用性、可擴展性。

本文提出了一種基于TMS320C6701信號處理器的高性能信號處理模塊的設計方案，設計了具有一定通用性的并行信號處理模塊，該模塊具有高速互連接口，可以根據應用系統的需求構成不同的并行系統，完成各種信號處理任務(wù)。

1系統結構

隨著(zhù)微電子技術(shù)的突飛猛進(jìn)，處理器的速度不斷得以提高，但實(shí)際應用對于計算能力的需求還是遠遠超出了單個(gè)處理器可以提供的范圍，采用并行處理技術(shù)構成多處理器系統滿(mǎn)足需要較強計算能力的應用是一種行之有效的技術(shù)途徑。

并行處理的目的是通過(guò)采用多個(gè)處理單元同時(shí)對任務(wù)進(jìn)行處理，加速整個(gè)計算的過(guò)程，從而減少任務(wù)的執行時(shí)間。整個(gè)任務(wù)可分解成一些小的任務(wù)，分別分配給并行處理系統中各個(gè)處理單元執行。一般而言，這些并行執行的任務(wù)都不能完全獨立執行，一個(gè)任務(wù)中的計算可能需要用到另一個(gè)任務(wù)中的數據，各處理單元之間存在進(jìn)行數據交換的要求。因為交換數據而必須等待的時(shí)間，反映了處理單元之間的同步開(kāi)銷(xiāo)。因此不難看出，并行處理額外增加了數據通信和同步等待等開(kāi)銷(xiāo)。

為使任務(wù)執行時(shí)間減少增加處理單元個(gè)數成為首要手段，同時(shí)要將任務(wù)進(jìn)行更細粒度的劃分以增加任務(wù)的并行度，但在增加處理單元和任務(wù)細粒度化的同時(shí)將帶來(lái)總通信量的增加，再加上同步時(shí)間和任務(wù)分配不均所造成的空等待時(shí)間開(kāi)銷(xiāo)，增加處理單元的個(gè)數對增加系統處理能力得不償失。這使得在設計并行處理系統時(shí)必須著(zhù)重考慮以下兩個(gè)方面：處理單元性能的提高以及處理單元間通信技術(shù)的改進(jìn)。

1.1處理單元的選擇

在通信、語(yǔ)音、圖像處理中信號的動(dòng)態(tài)范圍有限，一般采用定點(diǎn)運算就可以滿(mǎn)足要求，雷達、聲納信號需要較大的數據動(dòng)態(tài)范圍和數據精度，若按定點(diǎn)處理會(huì )發(fā)生數據上溢出或下溢出，嚴重時(shí)處理將無(wú)法進(jìn)行，如果使用移位定標或用定點(diǎn)模擬浮點(diǎn)運算，程序的執行速度將大大降低，為增強計算平臺的適用性，該通用信號處理平臺使用浮點(diǎn)處理器。

同樣的任務(wù)量，用高性能的處理單元構成的“小”規模系統，其效率要高于用較低性能的處理單元構成的“大”規模系統。并行處理單元的性能相當重要，它不僅包括運算速度，還包括存儲器帶寬、數據通信速度等，美國TI公司的TMS320C6000系列DSP是業(yè)界最高性能的通用可編程DSP，TMS320C6701又是該系列中性能較高的浮點(diǎn)處理器。該款DSP完全滿(mǎn)足設計的通用計算平臺對信號處理單元性能的要求，因此選擇TMS320C6701作為信號處理模塊的處理單元。

1.2通信網(wǎng)絡(luò )的設計

陣列信號處理必然是多個(gè)信號處理單元并行工作，子任務(wù)分配在并行處理系統的各個(gè)處理單元中，子任務(wù)間數據通信速度和同步時(shí)間等不僅取決于處理單元本身的通信速度，還取決于連接處理單元的通信互連網(wǎng)絡(luò )，通信鏈路豐富的復雜網(wǎng)絡(luò )往往能提供較高的數據通信速度，然而其設計和維護的難度要高得多。針對不同的實(shí)際應用，采用不同形式的通信網(wǎng)絡(luò )，可以降低通信網(wǎng)絡(luò )的復雜度。

在互連結構設計中，把整個(gè)并行信號處理系統的互連結構分為兩級：系統級互連結構、模塊級互連結構。

系統級互連結構主要用于模塊間的通信，該設計中系統級的控制網(wǎng)絡(luò )和信號處理網(wǎng)絡(luò )分別采用RaceWay及VME實(shí)現。模塊級互連結構主要指信號處理模塊內的網(wǎng)絡(luò )結構。信號處理模塊系統結構如圖1所示。

信號處理模塊內包含4個(gè)DSP，可提供4GFLOPS的峰值處理能力。模塊內采用共享總線(xiàn)互連結構。一般情況下，程序代碼和運算數據應存放于各DSP的片內RAM或局部存儲器中，這樣可以減少共享存儲器訪(fǎng)問(wèn)次數，減少總線(xiàn)爭用，縮短存儲訪(fǎng)問(wèn)延時(shí)。共享存儲器通常用來(lái)支持模塊內4個(gè)DSP之間交換數據，以及用來(lái)支持在模塊之間交換數據。

為了減少模塊內各個(gè)DSP爭用總線(xiàn)帶來(lái)的時(shí)延，提高DSP之間的通信能力，相鄰的DSP之間還通過(guò)雙向的FIFO連接，構成FIFO環(huán)。這種結構十分適合流水處理的應用，最大限度地減小了數據移動(dòng)的開(kāi)銷(xiāo)，提高了處理器間的通信速度。

流水處理以其簡(jiǎn)單高效而被廣泛采用，但因為它只利用了任務(wù)時(shí)間上的并行性，而忽視了空間上的并行性，所以并行度不高，加速比受到限制。當流水線(xiàn)中某一段任務(wù)負載量大于其他段時(shí)，就會(huì )形成處理瓶頸而降低系統效率。因此，流水線(xiàn)往往和并發(fā)操作結合起來(lái)，即在流水線(xiàn)處理的基礎上，部分的利用空間并行性，稱(chēng)為局部并行全局串行網(wǎng)絡(luò )。與之對應的是全局并行局部串行網(wǎng)絡(luò )，即先利用空間并行性再利用時(shí)間并行性，設計出并行工作的多條流水線(xiàn)。

該并行信號處理系統的信號處理模塊所采用的互連形式——共享總線(xiàn)和FIFO環(huán)的結構，能夠很好地適應流水處理的各種變形。