如何優(yōu)化PCIe 應用中的時(shí)鐘分配

　　PCI Express® (PCIe®) 是一項業(yè)界領(lǐng)先的標準輸入/輸出 (I/O) 技術(shù)，是服務(wù)器、個(gè)人電腦以及其它應用中最常用的 I/O 接口之一。該標準多年來(lái)不斷發(fā)展，以適應更高的數據速率(見(jiàn)表 1)。第 3 代 PCIe 引入了全新的編碼方案，其可在不增加數據速率一倍的情況下，將數據吞吐量提升一倍。PCI-SIG 近期宣布推出的第 4 代 PCIe 具有 16 G 每秒傳輸 (GT/s) 的比特率。第 4 代的規范預計將在 2014 或 2015 年發(fā)布。

表 1：各代 PCIe 的數據吞吐量

　　隨著(zhù)數據速率的提升，參考時(shí)鐘需求也在不斷提高。本文將重點(diǎn)介紹參考時(shí)鐘需求。

　　PCIe 參考時(shí)鐘 (RefClk) 規范可針對 3 種不同架構定義，分別是：數據時(shí)鐘、獨立 RefClk 以及通用 RefClk。每個(gè)架構都具有特定的濾波器函數。在接收器時(shí)鐘數據恢復輸入端出現的有效抖動(dòng)是接收器及發(fā)送器 PLL 帶寬與 RefClk 抖動(dòng)頻譜所涉及峰值之差的函數。此外，它還取決于 RefClk 架構。

　　在獨立 RefClk 架構中，發(fā)送器 (TX) 與接收器 (RX) 都可接收獨立的 RefClk。這會(huì )導致嚴格的抖動(dòng)需求，而且不能應用擴展頻譜時(shí)鐘 (SSC)。

　　在數據時(shí)鐘架構中，單個(gè) RefClk 可連接至發(fā)送器，而接收器則使用來(lái)自數據流的嵌入式時(shí)鐘信號。時(shí)鐘數據恢復 (CDR) 電路可提取數據流中的時(shí)鐘。它最大限度地緩解了抖動(dòng)要求，而且也可應用 SSC。但是，這是一種相對較新的標準，很多器件都不支持。

　　最佳備選標準(也是最常用的標準)是通用 RefClk 架構。它不僅可向發(fā)送器與接收器提供相同的 RefClk，而且還支持可減少電磁干擾 (EMI) 的 SSC，其實(shí)施非常便捷。這種架構的缺點(diǎn)是 RefClk 需要滿(mǎn)足不足 12ns 的偏移需求。下列是通用 RefClk 架構及其應用實(shí)例。

表 2：應用濾波器函數后的通用 RefClk 抖動(dòng)規范

　　服務(wù)器卡等通用 PCIe 應用包含幾個(gè)構建塊。系統的核心是根聯(lián)合體，其代表 I/O 系統的根。根聯(lián)合體連接 CPU 和存儲器，可能具有多個(gè) PCIe 端口。此外，它還包含開(kāi)關(guān)和 PCIe 端點(diǎn)(例如顯卡)。I/O 系統的所有組件都要符合發(fā)送器/接收器與 RefClk 的抖動(dòng)要求。如果所有構建塊都兼容于第 3 代 PCIe，那么都要達到 1ps rms 的 RefClk 要求(圖 1)。

圖 1：解決方案 1：支持第 3 代 PCIe 通用 RefClk 抖動(dòng)限制的服務(wù)器卡實(shí)例

　　圖 1 所示系統可使用一個(gè) 7 輸出時(shí)鐘生成器實(shí)現。這種實(shí)施方案最終可能需要一個(gè)以上基于時(shí)鐘生成器的時(shí)鐘樹(shù)解決方案，因為還需要生成其它系統時(shí)鐘。系統時(shí)鐘生成器可為千兆位以太網(wǎng)器件、SATA 控制器、DDR 時(shí)鐘等生成參考時(shí)鐘。在圖 2 中，RefClk 生成器由時(shí)鐘緩沖器取代。這不僅可簡(jiǎn)化時(shí)鐘樹(shù)，而且還可提供成本更低、空間更優(yōu)化的解決方案。

　　
表 3：解決方案 1 與解決方案 2 以及空間與成本的對比