PCI－Express總線(xiàn)接口的布線(xiàn)規則

PCIE是一種典型的串行總線(xiàn)，本文是針對PCI-E接口的布線(xiàn)規則，這些規則是很多芯片廠(chǎng)商的設計指導，也是很多老工程師耳熟能詳的金科玉律。

PCIE是一種典型的串行總線(xiàn)，本文是針對PCI-E接口的布線(xiàn)規則，這些規則是很多芯片廠(chǎng)商的設計指導，也是很多老工程師耳熟能詳的金科玉律。

1. 阻抗要求

PCI-Express的接口走線(xiàn)阻抗在4層或6層板時(shí)必須保持100ohm差分。

2.線(xiàn)寬和線(xiàn)距通過(guò)阻抗計算軟件，結合PCB疊層情況，計算出合理的走線(xiàn)線(xiàn)寬和線(xiàn)距。比如，微帶線(xiàn)情況下，差分線(xiàn)的寬度為5mil，差分對中2條走線(xiàn)的間距是7mil。(帶狀線(xiàn)情況下，差分線(xiàn)的寬度為5mil，差分對中2條走線(xiàn)的間距是5mil。)

差分對之間的距離和差分線(xiàn)與其他非PCI Express信號的距離保持20mil或介質(zhì)厚度的四倍，選擇其中更大者。如果非PCI Express信號電壓明顯高于或非PCI EXPRESS信號邊緣比PCI Express信號邊緣快的話(huà)，兩者的空間應增加到30mil，以避免耦合。如圖1所示：

3.長(cháng)度和長(cháng)度匹配

為了分散玻璃纖維束編織和介質(zhì)層非增強表面樹(shù)脂層的有效厚度區域的影響，長(cháng)距離走線(xiàn)必須與XY軸成一個(gè)斜的角度(長(cháng)走線(xiàn)應在板上走斜線(xiàn))，如圖2所示：

圖2

PCB的每英寸走線(xiàn)可能會(huì )引進(jìn)1ps~5ps的抖動(dòng)預算和0.25dB~0.35dB的損耗。介質(zhì)為FR4的PCB，一般來(lái)說(shuō)：a.差分對從芯片到芯片的走線(xiàn)最大不能超過(guò)6英寸;b.差分對中兩條走線(xiàn)的長(cháng)度的差距應小于等于5mil。

在遇到布局緊張等特殊情況時(shí)時(shí)走線(xiàn)可以由5-7變?yōu)楦〉木€(xiàn)寬和線(xiàn)距，但是當發(fā)生這種情況時(shí)，變換的差分對走線(xiàn)長(cháng)度不能超過(guò)150mil。如圖3所示：

圖3

還有長(cháng)度匹配應盡可能接近信號引腳而沒(méi)有引入任何小角度彎曲。具體走線(xiàn)可參考圖4：

圖44.測試點(diǎn)、過(guò)孔和焊盤(pán)信號過(guò)孔影響整體的損耗和抖動(dòng)預算，限制最大的走線(xiàn)長(cháng)度。在TX差分對中最多可以使用4個(gè)過(guò)孔，而在RX差分對中最多只可以使用2個(gè)過(guò)孔。過(guò)孔應該有一個(gè)25mil或更小的焊盤(pán)，并且其完成內徑應該為14mil或更小。兩個(gè)過(guò)孔必須放在一互相對稱(chēng)的位置上。如圖5所示：

圖5

測試點(diǎn)(可以是過(guò)孔，焊盤(pán)或是元件)及探針腳應置于對稱(chēng)的位置，不應當在差分對引入stub，如圖6：

圖65.彎曲應盡量不使用彎曲，因為其會(huì )引入共模噪聲。差分對使用彎曲應該遵循以下規則：(以圖7為例)1.所有彎曲的角度(α)應該≥135°;2.保持走線(xiàn)間距(A)≥20mil;3.片斷，比如B和C，其側翼有一個(gè)彎曲，其長(cháng)度應該≥1.5倍的走線(xiàn)寬度。

圖7盡量使左彎曲的數量和右彎曲的數量相等。當一段蛇形線(xiàn)用來(lái)和另一段走線(xiàn)來(lái)進(jìn)行長(cháng)度匹配時(shí)，每段長(cháng)彎折的長(cháng)度必須至少15mil(3倍于5mil的線(xiàn)寬)。蛇行線(xiàn)彎折部分和差分線(xiàn)的另一條線(xiàn)的最大距離必須小于正常差分線(xiàn)線(xiàn)距的2倍。如圖8所示：

圖8當使用多重彎曲布線(xiàn)到一個(gè)管腳或是一個(gè)BGA的焊盤(pán)的非匹配的部分應該≤45mil，如圖9所示：

圖9連接到焊盤(pán)的彎曲線(xiàn)應該遵循以下規則：(以圖10為例)1.所有彎曲的角度(α)應該≥135°;2.保持走線(xiàn)間距(A)≥3倍的走線(xiàn)寬度;3.B和C段其長(cháng)度應該≥1.5倍的走線(xiàn)寬度;4.D段應該盡量短。

圖106.AC電容PCIExpress需要在發(fā)送端和接收端之間交流耦合。差分對兩個(gè)信號的交流耦合電容必須有相同的電容值，相同的封裝尺寸，并且位置對稱(chēng)。AC電容必須放在最靠近信號發(fā)送端的位置。電容值必須介于75nF到200nF之間(最好是100nF)。推薦使用0402封裝，但是0603封裝也是可以接受的。兩電容應該對稱(chēng)放置，如圖11所示：

圖11

此外差分參考時(shí)鐘應該和高速串行數據線(xiàn)一樣使用相同幾何結構的差分線(xiàn)。