一種基于GPIB和計算機并行口的SoC自動(dòng)化測試方案

　　引言

　　GPIB(通用接口總線(xiàn))是國際通用的標準儀器接口。測試儀器供應商一般都提供豐富的GPIB指令集，用戶(hù)可以直接調用通訊命令，從而大大縮減底層搭建的工作量。

　　計算機打印接口應用擴展

　　計算機打印接口(LPT1，也可稱(chēng)為并行口)有三個(gè)端口，包括數據輸出端口(端口地址為0378H)、狀態(tài)輸入端口(0379H)和命令輸出端口(037AH)。一般情況下，計算機打印接口的三個(gè)端口通過(guò)25腳D型插接件與打印機連接，實(shí)現數據、狀態(tài)和命令信息的傳送。本文設計的SoC自動(dòng)化測試方案主要應用數據輸出端口，該端口有一個(gè)8位數據輸出寄存器，其I/O特性如表1所示。

表1 并行端口數據輸出位特性

　　對數據輸出端口發(fā)出一條OUT指令可將數據直接寫(xiě)到插接件的引腳上。端口寄存器及其所連引腳狀態(tài)可通過(guò)同一端口讀出，其目的是為了檢驗數據輸出端口傳輸的正確性。狀態(tài)輸入端口由5個(gè)三態(tài)門(mén)緩沖器構成，緩沖器輸入端與插接件的引腳連接。

　　SoC測試系統中需要的數字信號較多，在使用外部數據作為控制信號且要求傳輸速率不高于10MHz的情況下，支持24路并行信號輸出的計算機打印接口是該測試系統的理想選擇。

　　測試平臺的構建

　　本文將測試平臺中的并行控制端口部分、可編程邏輯芯片配置部分以及測試部分獨立，分別設計后再進(jìn)行各模塊間的連接和通信。這樣避免了各模塊之間的設計干擾，提高了測試平臺搭建效率，另外只要保證物理連接和通信的有效性，就可以充分利用上位機和下位機軟件進(jìn)行控制，并可以隨時(shí)修改。圖1所示為并行控制端口的原理圖設計方案。并行接口設有三根時(shí)鐘信號輸出端，用以控制寄存器芯片正確寫(xiě)入數據，同時(shí)達到片選的目的。74HC574芯片的片選端口通過(guò)PC_CONTROL置高或者置低，用以控制測試平臺工作在自動(dòng)測量或手動(dòng)單片測試兩種模式。由于計算機對并行口數據有正向輸出和反向輸出兩種數據結構，所以利用74HC14反相器搭建了時(shí)鐘驅動(dòng)電路。如圖1所示

圖1 并行控制端口原理圖

　　10、12、13端口外接電阻，使計算機可以通過(guò)查找電阻判斷系統是否存在以及是否工作正常。

　　軟件系統設計

　　本測試系統的軟件部分由兩個(gè)主體模塊組成，外圍利用Visual C++編寫(xiě)可視化測試軟件EBS(評估板系統)。EBS的編寫(xiě)在許多Visual C++教程中闡述的非常多，本文代碼段可參見(jiàn)電子設計信息網(wǎng)博客gump.spaces.eaw.com.cn?；谂幚砦募臏y試系統是軟件部分的核心。經(jīng)過(guò)分析可知，測試系統最主要的工作是利用WinIo標準輸入/輸出模塊準確地輸出數字控制信號，對每一個(gè)測試儀器、每一個(gè)測試的指標參數及每一個(gè)測試操作都定義一個(gè)類(lèi)，以便調用。完成上述工作后即可在命令行界面下通過(guò)輸入指令分步驟完成測試，利用批處理文件可以使完整測試一次性完成。

　　測試流程及結論

　　利用之前設計的硬軟件模塊可以完成SoC自動(dòng)化測試。圖2為測試系統框架

圖2 測試系統框架

　　圖3為利用該系統測試得到的一個(gè)數模轉換器輸出信號的時(shí)域波形，

　　圖3 合成信號時(shí)域波形

　　圖4所示為利用該系統得到的該信號的頻譜特性。

圖4 合成信號頻譜特性

　　通過(guò)相關(guān)的GPIB接口總線(xiàn)對設備的控制指令控制頻譜儀，可以使頻譜的捕捉在4秒鐘內完成，整個(gè)測試流程在1分鐘內完成，有效地節約了測試時(shí)間。在多片測試中，測試員啟動(dòng)批處理文件就可以完成快速測試流程。對比傳統測試方案，該方案不需要反復更換測試儀器探頭及調試測試儀器，只需要更換開(kāi)關(guān)電源及待測芯片即可。