賽靈思堆疊硅片互聯(lián)技術(shù)深度解密

1.賽靈思今天宣布推出什么產(chǎn)品？

　　賽靈思采用了稱(chēng)之為“堆疊硅片互聯(lián)技術(shù)”的3D封裝方法，該技術(shù)采用無(wú)源芯片中介層、微凸塊和硅通孔 (TSV)技術(shù)，實(shí)現了多芯片可編程平臺。對于那些需要高密度晶體管和邏輯、以及需要極大的處理能力和帶寬性能的市場(chǎng)應用而言，這些28nm平臺和單芯片方法相比，將提供更大的容量，更豐富的資源，并顯著(zhù)降低功耗。

2.賽靈思所謂的“超越摩爾定律”是什么意思？

　　到目前為止，FPGA 的所有工藝節點(diǎn)都遵循摩爾定律的發(fā)展，邏輯容量提高一倍，則成本降低一半。遺憾的是，僅僅依靠摩爾定律的發(fā)展速度，已不能滿(mǎn)足市場(chǎng)對可控功耗范圍內實(shí)現更多資源以及更高代工廠(chǎng)良率的無(wú)止境的需求。堆疊硅片互聯(lián)技術(shù)使賽靈思能夠推出一款可有效解決上述難題的可編程解決方案。

3.為什么客戶(hù)不能簡(jiǎn)單地把兩個(gè)或更多 FPGA 連接起來(lái)實(shí)現大規模設計？

　　這種簡(jiǎn)單連接的方法有三大缺點(diǎn)：一是可用 I/O 數量有限，不足以連接用以供分區設計中不同 FPGA 間信號傳輸的復雜網(wǎng)絡(luò )，同時(shí)也難以連接 FPGA 到系統其它器件；二是 FPGA 間傳輸信號的時(shí)延限制了性能；三是在多個(gè) FPGA 之間用標準器件 I/O 創(chuàng )建邏輯連接會(huì )引起不必要的功耗。

4.使用堆疊硅片互聯(lián)技術(shù)時(shí)有沒(méi)有特殊的熱管理要求？

　　沒(méi)有。由于中介層為無(wú)源的，因此除了FPGA 芯片消耗熱量外，不存在其它散熱問(wèn)題。因此，如果這么大的單片器件可以制造， 采用堆疊硅片互聯(lián)技術(shù)的 FPGA 產(chǎn)品就相當于一個(gè)單芯片。

5.堆疊硅片互聯(lián)技術(shù)是否可靠？

　　是的，很可靠。由于較薄的硅中介層可有效減弱內部堆積的應力，一般說(shuō)來(lái)堆疊硅片互聯(lián)技術(shù)封裝架構的內部應力低于同等尺寸的單個(gè)倒裝 BGA 封裝，這就降低了封裝的最大塑性應變，熱機械性能也隨之得以提升。

6.堆疊硅片互聯(lián)技術(shù)生產(chǎn)的 FPGA主要針對那些人群？

　　任何需要超過(guò)現有邏輯密度水平的高密度 FPGA 的客戶(hù)都能受益于采用堆疊硅片互聯(lián)技術(shù)的 FPGA 產(chǎn)品。通信、醫療、測試和測量、航空航天和國防、高性能計算以及ASIC 原型設計（仿真）等市場(chǎng)領(lǐng)域的客戶(hù)，當他們希望使用FPGA來(lái)部署其下一代的、最苛刻的應用時(shí)， 都將有機會(huì )受益于早期供應的資源最豐富的FPGA器件。由于無(wú)需在相鄰 FPGA 間通過(guò) I/O 接口和 PCB 走線(xiàn)來(lái)驅動(dòng)芯片，因此此前在系統中使用多個(gè) FPGA 的設計人員， 將享用到FPGA芯片之間更高的帶寬、更低的功耗、以及更快速的連接方式。

7.就采用堆疊硅片互聯(lián)技術(shù)的產(chǎn)品而言，賽靈思有哪些設計指南？

　　賽靈思的 ISE? 設計套件將提供新的功能，助力基于堆疊硅片互聯(lián)技術(shù)的 FPGA 產(chǎn)品的設計工作。其中有設計規則檢查（DRCs）和軟件信息可引導用戶(hù)實(shí)現 FPGA 芯片間的邏輯布局布線(xiàn)。此外，PlanAhead 和 FPGA Editor功能增強了基于堆疊硅片互聯(lián)技術(shù)的 FPGA 器件的圖示效果，有助于開(kāi)展互動(dòng)設計布局規劃、分析及調試。與此同時(shí)，我們也正在編寫(xiě)并推出可以為用戶(hù)提供詳細的最佳設計實(shí)踐指南的應用手冊。

8.客戶(hù)必須進(jìn)行設計分區嗎？軟件能否直接為他們進(jìn)行設計分區？

　　軟件可自動(dòng)將設計分配到 FPGA 芯片中，無(wú)需任何用戶(hù)干預。如果需要，客戶(hù)可在特定 FPGA 芯片中進(jìn)行邏輯布局規劃。在沒(méi)有任何此類(lèi)約束的情況下，軟件工具可讓算法智能地在 FPGA 芯片內放置相關(guān)邏輯，并遵循芯片間和芯片內的連接和時(shí)序規則。

9.哪些產(chǎn)品將使用堆疊硅片互聯(lián)技術(shù)？

　　Virtex?-7 2000T 器件是 Virtex-7 系列中最大型的產(chǎn)品，容量高達 200 萬(wàn)個(gè)邏輯單元，并采用 36 個(gè) 10.3 Gbps收發(fā)器，它將是首款采用該技術(shù)的產(chǎn)品。首批產(chǎn)品預計將于 2011 年下半年推出。

10.賽靈思的 7 系列產(chǎn)品是什么？

　　2010 年 6 月宣布推出的新型 28nm Artix?-7、Kintex?-7 和 Virtex-7 系列產(chǎn)品將功率、性能/容量和性?xún)r(jià)比等方面的突破性創(chuàng )新技術(shù)與前所未有的高可擴展性和生產(chǎn)率完美結合在一起，大大加強了賽靈思目標設計平臺的戰略?xún)?yōu)勢，從而使更廣闊的用戶(hù)群體、終端市場(chǎng)和應用都能更方便地應用可編程邏輯。所有的 7 系列 FPGA 產(chǎn)品均采用基于 28nm 工藝技術(shù)實(shí)施的統一架構，專(zhuān)門(mén)針對低功耗高性能的融合進(jìn)行了精心優(yōu)化。這種獨特的融合不僅使總功耗銳降50%，性?xún)r(jià)比和系統性能雙雙提升 2 倍，同時(shí)也是全球首款集成了 200 萬(wàn)個(gè)邏輯單元的 FPGA（與前代產(chǎn)品相比，容量提升了 2.5 倍）。因此，設計人員現在能夠輕松滿(mǎn)足應用擴展需求，讓 28nm 產(chǎn)品系列支持各種系統性能、容量和成本要求，同時(shí)不超出功耗預算。

11.賽靈思 7 系列 FPGA 何時(shí)推出軟件？

　　支持新型 FPGA 系列的早期 ISE? 設計套件軟件，已經(jīng)率先面向早期使用客戶(hù)和合作伙伴提供。

12.28nm 器件何時(shí)開(kāi)始供貨？

　　首批產(chǎn)品將于 2011 年第一季度開(kāi)始供貨。