優(yōu)秀模擬工程師必備(二):放大器與比較器

　　比較器是業(yè)界應用極其廣泛的標準元件。比較器具有外部滯后、鎖存、靈活的電源電壓和輸出配置等多項功能和特性。作為一名出色的模擬工程師，熟練使用比較器是必須的。在實(shí)際設計應用的比較器經(jīng)常用到，偶爾工程師也會(huì )將運算放大器來(lái)作為比較器使用，那么究竟比較器是什么呢?原理和作用是什么?運算放大器真的可以用作比較器來(lái)使用嗎?運算放大器和比較器的區別在哪里?在這里小編為大家整理了一些關(guān)于運算放大器和比較器的內容，供大家學(xué)習和參考。

　　什么是比較器?比較器原理

　　我們從工程學(xué)教程里了解到，運算放大器需要三個(gè)內部級才能發(fā)揮出最佳性能，比如實(shí)現高輸入阻抗、低輸出阻抗和高增益等。三個(gè)內部級分別是差分輸入級、增益級(有或沒(méi)有內部頻率補償)和輸出級。這種基本的體系結構已經(jīng)沿用了好幾十年。早期，運算放大器曾作為數學(xué)運算的基本器件，主要以電壓和電壓信號來(lái)作標識。在反饋應用中，通過(guò)配置放大器周邊的無(wú)源或有源器件，可以令系統執行加、減、乘、除和對數等運算。

　　比較器其實(shí)可看成一個(gè)能夠作邏輯 “決策”的邏輯輸出電路。換句話(huà)說(shuō)，它可把輸入信號與已定義的參考電平進(jìn)行比較。比較器的邏輯輸出功能可以幫助用戶(hù)設計具有多樣化的額外功能的模擬電路。而且，無(wú)論是高速ADC、SAR型ADC還是Sigma-Delta ADC，比較器都是組建集成ADC的內部基本而又關(guān)鍵的模塊。

　　比較器的基本體系結構和大部份的參數屬性都與運算放大器類(lèi)似。因此，運算放大器也可充當比較器。但放大器并不是專(zhuān)門(mén)針對比較功能而開(kāi)發(fā)的，而且放大器的數據表一般都不保證這項功能可否正常實(shí)現。運算放大器與比較器的最大分別在于比較器是開(kāi)環(huán)設計，沒(méi)有反饋環(huán)節，而且輸出會(huì )在任何一條電源軌的范圍內顯示差分輸入信號的極性。

　　此外，比較器一般都會(huì )被設計成 “過(guò)壓驅動(dòng)”(overdriven)，意思是它可經(jīng)常處理較大的差分輸入電壓。相反，對于運算放大器而言，它通常被設計成在較小的信號和差分電壓下運行，而這里的反饋概念通常都含有 “過(guò)驅” 意義，這樣會(huì )導致開(kāi)環(huán)配置中的輸入出現飽和效應。如果將輸入的極性倒轉，則過(guò)驅時(shí)產(chǎn)生的輸入級的飽和會(huì )導致信號的傳播具有一定的延遲或相位滯后。

　　再者，對于較大的差分輸入電壓來(lái)說(shuō)，運算放大器的輸出很容易到達極限輸出，從而啟動(dòng)保護功能。保護功能的啟動(dòng)將會(huì )導致輸入阻抗的量級明顯下降，迫使過(guò)量的電流涌到輸入級，造成過(guò)載，甚至過(guò)熱。如果在設計上沒(méi)有保護的措施，那便可能導致整個(gè)器件損毀。因此，在器件的數據表，通常都會(huì )提供器件的最大輸入電流的額定值，以幫助設計人員決定用多少附加輸入電阻。

　　比較器通常都不進(jìn)行頻率補償功能，因此其工作速度相當高，同時(shí)開(kāi)關(guān)時(shí)間也在某程度上取決于 “過(guò)驅”的程度。圖1表示出當衡量一個(gè)輸出狀態(tài)變化時(shí)的差分輸入電壓。從圖中可看出過(guò)驅需要高于失調電壓才可以保證比較器有效地進(jìn)行工作。一般來(lái)說(shuō)，較大的過(guò)驅可加快開(kāi)關(guān)時(shí)間。

　　比較器一般都以參數值和/或功能來(lái)分類(lèi)，例如：

　　圖1 輸入過(guò)驅和相關(guān)的傳播延遲消散

　　·通用比較器;

　　·高速比較器(傳播延遲少于50毫微秒);

　　·低壓比較器(電源電壓VCC低于5V);

　　·微功率比較器(靜態(tài)電流低于20微安);

　　·集成參考的比較器。

　　比較器的特性取決于其類(lèi)別，分別為：

　　·傳播延遲—由施加一個(gè)差分信號與切換狀態(tài)的輸出級之間的時(shí)間延遲 (例如是50%)。

　　·內部或外部滯后— 滯后是一種介乎低到高開(kāi)關(guān)電壓和高到低開(kāi)關(guān)電壓之間的設計預算中或需激活的差別。有些比較器具備可調節滯后水平的功能，方法是通過(guò)在指定的引腳上施加電壓。

　　·上升及下降時(shí)間—一般是輸出電壓的10%至90%的時(shí)間，并且上升和下降緣的時(shí)間可以有差別，假如這情況出現，那將會(huì )導致輸出的周期時(shí)間會(huì )相對于輸入信號而改變。

　　·觸發(fā)率—指在某一個(gè)頻率下，比較器的輸出可以跟隨輸入的狀態(tài)來(lái)變化。

　　·消散—量度傳播延遲變化的參數。

　　·抖動(dòng)—可以是隨機或事前決定，負責量度信號緣在時(shí)間上的不定性。

　　現代高速比較器

　　現今業(yè)界常用的比較器大多數是經(jīng)過(guò)優(yōu)化設計的，可為系統帶來(lái)增值效益。最普遍的比較器應用類(lèi)別是電平平移?，F今，TTL和CMOS邏輯電平均已被廣泛采用。對于高速應用而言，還可采用ECL(發(fā)射極耦合邏輯)、RSPECL(擺幅削減正發(fā)射極耦合邏輯)或LVDS(低壓差分信號)。當需要從電纜和線(xiàn)路連接IC和FPGA，或在背板內的信號速度處于由每秒數百兆位至數千兆位的高速范圍時(shí)，上述方案便會(huì )成為首選。LMH7220和 LMH7322便是可用作為高速/超高速電平比較變換的高速比較器件。

　　圖2表示出一個(gè)LMH7322雙高速比較器，并且以ECL變換到RSPECL的轉換器方式實(shí)現。ECL高速邏輯已經(jīng)沿用了很多年，尤其是供軍事或測量用以及工業(yè)用的高檔設置，而且它們屬于負電壓電平參考信號(-5.2V接地)，難以連接到其它分離電源或單電源系統。幸而，LMH7322不單可有效解決上述的問(wèn)題，與此同時(shí)比較起一般的邏輯電平移位器，它可提供給設計人員更大的自由度。該比較器在輸入和輸出電路上擁有不同的電源引腳，而其電源可以是由2.7V至12V的單一電源，又或是由±6V至±1.35V的分離電源。器件在輸入時(shí)的共模范圍可超出最低的電源電平200mV，從而令能在如此低的輸入信號電平下感測到細微的信號。在高邊上，共模范圍受到1.5V的VCCI的限制，但需配合2.7V的VCCI和VCCO，還是有可能在輸出上提供PECL邏輯電平。

　　圖2 ECL 到 RSPECL 的電平變換

　　假如典型的上升和下降時(shí)間為160ps，而典型的傳播延遲則為700ps，那便可促使該比較器為高速至每秒數千兆位的信號進(jìn)行緩沖和電平平移，從而使電路適合應用在高速數據、時(shí)移、緩沖，或是來(lái)自電纜或背板的信號恢復。一個(gè)可調節的滯后可通過(guò)HYST引腳來(lái)施行，這做法對于失真信號或DC耦合線(xiàn)路或移動(dòng)緩慢的信號來(lái)說(shuō)最為受用，因為這可避免出現不必要的開(kāi)關(guān)和觸發(fā)。圖2中的應用電路表示出輸入VCCI信號是處于系統接地電平，而VCCO電平和VEE電平則分別處于+5V和-5.2V(這便是ECL驅動(dòng)器負電源電平)。此外，輸出電壓將可符合RSPECL的規格。同一個(gè)器件可以用來(lái)介接到其他的邏輯電平，只需稍為調節VCCI和VCCO及VEE電壓電平便可。加入例如是50W的適當線(xiàn)路端接是有可能的，圖3所示為一基本端接例子。

　　圖3中的差分輸出以一個(gè)跟隨著(zhù)電源電流的發(fā)射極來(lái)實(shí)現，并且確保兩個(gè)輸出引腳之間的擺幅差別有400mV。假如這里采用有源端接，那電壓便會(huì )低于VCCO電平2V，否則每當端接到芯片的最負電源時(shí)，便需計算出正確的負載電阻。

　　圖3 LMH7322的輸出線(xiàn)路端接例子

　　此外，上升/下降時(shí)間或帶有消散的傳播延遲等參數均需要慎重考慮，而且它們不是全部都被規定。消散可以因共模、過(guò)驅和壓擺率的變化而引致，從而影響傳播延遲、工作周期和抖動(dòng)。以L(fǎng)MH7322為例，過(guò)驅消散或比較20mV至1V過(guò)驅的變化為75ps，在這情況下會(huì )大概增加本身的傳播延遲約10%。

　　一個(gè) “新類(lèi)別”—精度比較器

　　一般比較器都有約10mV或更大的輸入失調電壓。精度型比較器的優(yōu)點(diǎn)很明顯，因為它可比較微弱信號。迄今為止，仍有人采用運算放大器作為比較器，就是因為一般的比較器不具有足夠的精度。在電池電量監測應用中，當充電/放電的電壓梯度相對平坦時(shí)，便可采用這些參數。其他特色功能包括低功耗、高精度，及可調整的檢測閾值。

　　圖4 具備”低電荷”狀態(tài)顯示的電池監視器

　　圖4是采用LMP7300的電池電壓監視器，該器件具有集成式高精度電壓參考的微功率比較器。該電路的電池泄漏電流極小，典型為10mA的典型靜態(tài)電流，并且擁有2.5V至12V的寬闊電壓范圍，它可在高邊(電源線(xiàn)路)感應電流和具備有一個(gè)2.048V 55ppm的電壓參考和通過(guò)兩根引腳完成的可調節滯后。開(kāi)漏輸出能夠驅動(dòng)一個(gè)LED或觸發(fā)一個(gè)微控制器的輸入邏輯引腳。在圖4中，R1和R2會(huì )為達到低的靜態(tài)電流而設置成高阻抗。假如要觸發(fā)一個(gè)低電池條件，那下列的公式1和2便可用來(lái)決定R1的數值：

(1)

　　那么，如果

(2)

　　若R2已知(例如是1MW)，Vref 為2.048V，Vbatt應該是2.7V

(3)

　　190W和5mF的RC組合對于緩沖參考是很重要，因為這組合具有大約1mA的負載驅動(dòng)能力和它可改善線(xiàn)路的調節能力。

　　圖5 非對稱(chēng)滯后的典型配置

　　圖5表示出可用來(lái)提供非對稱(chēng)滯后的內部參考和四個(gè)外部電阻器。電路中的跳變點(diǎn)可用下式4和5計算出來(lái)，至于滯后輸入電壓和電流范圍以及參考負載電流數值則可從數據表中找到，但這些數值可能會(huì )限制了真正的電阻值范圍和比率。