<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > 嵌入式系統 > 新品快遞 > Altera樹(shù)立業(yè)界里程碑:展示基于Intel 14 nm三柵極工藝的FPGA技術(shù)

Altera樹(shù)立業(yè)界里程碑:展示基于Intel 14 nm三柵極工藝的FPGA技術(shù)

作者: 時(shí)間:2014-04-24 來(lái)源:電子產(chǎn)品世界 收藏

  公司日前展示了基于 14 nm三柵極工藝的技術(shù)?;?4 nm的測試芯片采用了關(guān)鍵知識產(chǎn)權(IP)組件——收發(fā)器、混合信號IP以及數字邏輯,這些組件用在Stratix® 10 中。合作開(kāi)發(fā)了業(yè)界第一款基于FPGA的器件,采用了世界級工藝技術(shù)以及業(yè)界領(lǐng)先的可編程邏輯技術(shù)。

本文引用地址:http://dyxdggzs.com/article/245951.htm

  Altera公司研發(fā)資深副總裁Brad Howe評論說(shuō):“今天的新聞為Altera以及我們的客戶(hù)樹(shù)立了重要里程碑。通過(guò)在14 nm三柵極硅片上測試FPGA的關(guān)鍵組成,我們在設計早期便能夠驗證器件性能,極大的加速了我們14 nm產(chǎn)品的推出。”

  Altera有非常全面的測試芯片計劃,降低了所有下一代產(chǎn)品首次發(fā)布的風(fēng)險,這包括在產(chǎn)品最終投片之前,使用創(chuàng )新的過(guò)程改進(jìn)和電路設計方法驗證Altera IP的工作情況。使用多個(gè)14-nm器件,Altera在高速收發(fā)器電路、數字邏輯和硬核IP模塊上不斷獲得好結果,這些模塊都將用在Stratix 10 FPGA和中。

  相對于FinFET技術(shù),Intel的第二代14 nm三柵極工藝切實(shí)減小了管芯。結果,Altera下一代FPGA和的性能、功耗、密度和成本優(yōu)勢是前所未有的。

  Intel定制代工線(xiàn)副總裁兼總經(jīng)理Sunit Rikhi評論說(shuō):“Altera和Intel自從2013年宣布建立代工線(xiàn)合作關(guān)系以來(lái),共同實(shí)現了很多重要的里程碑,今天的發(fā)布也是我們與Altera合作的另一標志性事件。使用我們的14 nm三柵極工藝成功展示Altera FPGA技術(shù)的功能,實(shí)際證明了Altera團隊與我們代工線(xiàn)團隊出色的工作。”

  Stratix 10 FPGA和SoC采用了Intel的14 nm三柵極工藝以及增強高性能內核架構,助力實(shí)現通信、軍事、廣播以及計算和存儲市場(chǎng)等領(lǐng)域最先進(jìn)、最高性能的應用,而且大幅度降低了系統功耗,這些應用包括通信、軍事、廣播以及計算和存儲市場(chǎng)等領(lǐng)域。Stratix 10 FPGA和SoC的內核性能是目前高端FPGA的兩倍,其業(yè)界第一款千兆赫級FPGA的內核性能高達1 GHz。對于功耗預算非常嚴格的高性能系統,Stratix 10器件幫助客戶(hù)將功耗降低了70%。Stratix 10 FPGA和SoC實(shí)現了業(yè)界最高水平的集成度,包括:

  · 密度最高的單片器件,有四百多萬(wàn)個(gè)邏輯單元(LE)。

  · 單精度、硬核浮點(diǎn)DSP性能優(yōu)于10 TeraFLOP

  · 串行收發(fā)器帶寬比前一代FPGA高4倍,包括了28-Gbps背板收發(fā)器,以及56 Gbps收發(fā)器通路。

  · 第三代高性能、四核64位ARM Cortex-A53處理器系統

  · 多管芯解決方案,在一個(gè)封裝中集成了DRAM、SRAM、ASIC、處理器以及模擬組件。

  前瞻性陳述

  本新聞發(fā)布稿含有的與Stratix 10器件相關(guān)的“前瞻性陳述”是依照1995年私有安全起訴改革法案所規定的免責條款。請投資者注意,前瞻性陳述具有一定的風(fēng)險性和不確定性,可能導致實(shí)際結果不同于當前預測,包括與產(chǎn)品開(kāi)發(fā)和供貨相關(guān)的不受限制的聲明,引入新工藝節點(diǎn)潛在的風(fēng)險,對未來(lái)產(chǎn)品性能的預測,Altera和第三方的開(kāi)發(fā)技術(shù)、生產(chǎn)能力,以及Altera安全和交流委員會(huì )檔案中討論的其他風(fēng)險等,Altera網(wǎng)站上提供檔案副本,也可以從公司免費獲得該副本。



關(guān)鍵詞: FPGA Altera Intel SoC

評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>