一種基于WM8741的音頻解碼器研究與設計

　　3．2數字音頻信號接收模塊

　　CS8416是數字音頻信號接收電路的核心。在軟件控制方式下，MCU通過(guò)SPI或I2C接口沒(méi)置參數。該方式還可靈活更改內部配置。在無(wú)MCU時(shí)則通過(guò)硬件控制方式改變其特定引腳電平實(shí)現控制。由于本系統中無(wú)MCU，因此采用硬件控制方式。在SDOUT引腳上用一只47kΩ電阻下拉至地即可，且引腳AUDIO、RCBL、U、C等不能懸空，必須通過(guò)一只47kΩ電阻上拉至高電平或下拉至低電平，以便系統復位后，CS8416通過(guò)檢測這些引腳電平?jīng)Q定其工作狀態(tài)。表1為該系統設計的控制引腳的配置。

　　CS8416具有多個(gè)可選的音頻輸入接口。該系統設計是將CS8416的引腳RXSEL1接高電平，引腳RXSEL0接地，選擇引腳RXP3作為音頻數據輸入接口。音頻時(shí)鐘重建通過(guò)片上的鎖相環(huán)(PLL)實(shí)現，該鎖相環(huán)不需要過(guò)多地改變外部元件即可在很大范圍內鎖定輸入音頻數據中的取樣頻率Fs。但外接電阻電容組成的濾波電路也會(huì )影響其頻率變化范圍。為了獲得一個(gè)低抖動(dòng)的重建時(shí)鐘，外接濾波器的電阻電容值如圖2所示。

　　3．3數模轉換模塊

　　WM874l的I2S輸入接口與CS8416的輸出連接時(shí)中間加入100Ω電阻進(jìn)行緩沖，如圖2所示。WM874l設定硬件控制模式，即通過(guò)特定引腳的上拉或下拉狀態(tài)決定其工作狀態(tài)，且所有上拉或下拉的電阻均為10kΩ。該系統設計的WM8741控制引腳設置如表2所示。

　　WM874l內部的主時(shí)鐘檢測電路自動(dòng)確定主時(shí)鐘MCLK與采樣時(shí)鐘LRCLK關(guān)系，并確定最終采樣速率。盡管WM8741允許MCLK有一定的相位延遲和抖動(dòng)，但設計時(shí)也應盡量使MCLK與LRCLK同步。數模轉換完成后，引腳VOULP、VOULN輸出左聲道的差分模擬電壓信號，引腳VOURP、VOURN輸出右聲道的差分模擬電壓信號。WM8741數字電路部分工作電壓為3．3V，模擬部分電源電壓為5V。所有電源引腳都連接一只10μF鉭電容和一只0．1μF陶瓷電容進(jìn)行去耦濾波。數字地與模擬地之間通過(guò)一個(gè)磁珠連接，以減弱干擾。