Cadence助力亞微實(shí)現一次性芯片成功

【中國上海，2009年3月23日】Cadence設計系統公司(NASDAQ: CDNS)，今天宣布世界級數字電視與視頻處理解決方案系統級芯片IC供應商華亞微電子有限公司 ( 華亞微 )已經(jīng)實(shí)現一次性芯片成功，目前已經(jīng)將一個(gè)面向液晶電視市場(chǎng)的0.162微米系統級芯片設計投入量產(chǎn)，實(shí)現了超過(guò)10%的尺寸縮減程度。

華亞微在選擇了Cadence作為其首要的EDA供應商，并采用Cadence端到端企業(yè)解決方案后實(shí)現了此次成功，為高清電視、機頂盒和多媒體市場(chǎng)提供高性能芯片。該公司正在使用Cadence Encounter?、Incisive?和Virtuoso?設計技術(shù)，包括Virtuoso Multi-Mode Simulation，而且也在與Cadence就90納米低功耗與模擬/混合信號芯片設計方面展開(kāi)合作。

“利用Cadence的解決方案，華亞微能夠享用到更順暢的設計流程，尤其是在可測試性設計流程方面，同時(shí)縮短了設計周期，”華亞微首席執行官張飚說(shuō)，“我們現在已經(jīng)擁有完善的配置，能夠以更為縮小的尺寸提供低功耗芯片設計，應對數字電視和視頻處理市場(chǎng)的嚴峻挑戰。通過(guò)選擇Cadence作為我們的首要EDA供應商，我們能夠降低總設計成本，消除風(fēng)險之源，并提高進(jìn)度的可預測性?！?/P>

華亞微已經(jīng)更換了現有的設計工具，并將其模擬、數字與驗證設計流程整合到Cadence技術(shù)中，利用Cadence Encounter RTL Compiler – XL、Encounter Conformal? – XL、Encounter Test、Encounter Timing System-XL、SoC Encounter XL、Incisive? Design Team Simulator、Virtuoso Schematic Edito、Virtuoso Analog Design Environment L, Virtuoso Multi-Mode Simulation搭配Spectre GXL和Virtuoso QRC Extraction – XL。

“我們很高興看到華亞微在為其客戶(hù)提供更低成本芯片方面取得的巨大成功，以及他們在芯片設計方面取得的進(jìn)步，”Cadence公司全球副總裁兼亞太區總裁居龍先生說(shuō)?！盀榱藢⒊杀窘档阶畹?，并降低芯片設計的風(fēng)險，Cadence已經(jīng)帶領(lǐng)業(yè)界，并開(kāi)發(fā)了端到端的解決方案。我們非常高興能夠與像華亞微這樣的客戶(hù)緊密合作，在更快的時(shí)間內提供高性能、低成本的創(chuàng )新高質(zhì)量產(chǎn)品?！?/P>