數字信號處理（DSP ）系統測試和調試1

　　在軟件開(kāi)發(fā)領(lǐng)域，最關(guān)鍵但也是最無(wú)法預料的階段是調試階段。在軟件調試的過(guò)程中有很多要素都舉足輕重，而其中最重要的則是時(shí)間。設置和調試軟件所需的時(shí)間對于軟件的上市時(shí)間以及是否滿(mǎn)足客戶(hù)期望都有著(zhù)巨大的影響，同時(shí)還影響著(zhù)一個(gè)在市場(chǎng)取得成功的優(yōu)秀產(chǎn)品的銷(xiāo)售業(yè)績(jì)。一個(gè)應用的集成必須經(jīng)過(guò)一個(gè)由構建、加載、調試/調諧到更改等多個(gè)階段構成的過(guò)程，如圖1 所示。

　　　　　　　　　　　　　　　　圖1：集成和調試周期。我們的目的是要將這一周期的次數以及在每個(gè)部分花費

　　嵌入式實(shí)時(shí)系統的調試既是一門(mén)藝術(shù)，又是一門(mén)科學(xué)。用于調試和集成這些系統的工具和技術(shù)對于在調試、集成和測試階段上所需時(shí)間的長(cháng)度有著(zhù)重要影響。對運行中的系統越了解，我們就能越快發(fā)現并修正缺陷。

　　要了解系統有一個(gè)最傳統也是最簡(jiǎn)單的方法，即在軟件中的某些點(diǎn)添加消息，以便輸出有關(guān)系統狀態(tài)的信息。這些消息可以是輸出到顯示器的“打印”指令，也可以通過(guò)LED 或者LED 組閃爍的形式來(lái)系統狀態(tài)和健康度。每個(gè)功能或任務(wù)都可以通過(guò)輸出一個(gè)狀態(tài)信息來(lái)開(kāi)始指示是系統將之安排到程序中的某個(gè)點(diǎn)。如果系統在某個(gè)點(diǎn)出現故障，對于這一輸出信息的診斷就可以幫助工程師了解到系統最后一次正常狀態(tài)點(diǎn)的所在，從而確認問(wèn)題所在。當然，這種方式會(huì )導致系統過(guò)載，進(jìn)而影響系統性能。因此，工程師必須在測試完系統后清除這些數據并在銷(xiāo)售之前對系統重新驗證，或者將系統和系統中測得的代碼一起銷(xiāo)售。他們必須確保所工程師可以利用更先進(jìn)的調試方法來(lái)減少集成和測試階段的時(shí)間。其中一個(gè)方法就是利用“調試監視器(debug monitor)”。調試監視器是一種嵌入到目標應用或集成到微控制器或DSP 內核的相對較小的代碼，通過(guò)一個(gè)串行接口和主機進(jìn)行通信。調試監視器可以下載代碼、讀寫(xiě)DSP 存儲器和計數器、設置簡(jiǎn)單和復雜的斷點(diǎn)、單步執行程序并繪制源代碼概圖。

　　另一種名為ROM 仿真器（ROM emulator）的調試監視器則常被用于帶有基于ROM的軟件程序的系統中。ROM 仿真器是一個(gè)用來(lái)代替目標系統ROM 設備的插件。這一插件和主機相連（通過(guò)串行、并行、以太網(wǎng)等連接方式），讓工程師可以縮短調試過(guò)程的周期時(shí)間。工程師不需要在每次軟件迭代時(shí)都通過(guò)ROM 編程程序對ROM 設備進(jìn)行重新編程，而是可以將這個(gè)代碼下載到ROM 仿真器的快速RAM 上。

　　接著(zhù)，系統就會(huì )以代碼脫離ROM 設備運行的狀態(tài)運行。

　　調試監視器和ROM 監視器對嵌入式系統調試階段無(wú)疑能帶來(lái)很大的益處，但是，隨著(zhù)嵌入式處理器變得越來(lái)越快，而且系統不斷轉向單片系統方案，處理器的透明度就形成了更大的挑戰，要求更加尖端的調試方案。

　　集成和調試復雜的數碼系統也需要簡(jiǎn)短而復雜的調試工具，如邏輯分析儀等。系統集成商可以通過(guò)邏輯分析儀來(lái)捕捉數字信號，并以位、字節和文字格式顯示出來(lái)，還能分析以下設備的活動(dòng)：

數字計數器
復雜狀態(tài)機
緩沖器和FIFO
系統總線(xiàn)

　　另外，邏輯分析儀還可以分析FPGA、ASIC 和標準單元執行等其它片上系統功能。它不需要太大的學(xué)習曲線(xiàn)，但要求較高的初始投資（取決于對于它的能力的要求以及需要什么樣的時(shí)鐘率）。系統集成商可以在邏輯分析儀中采取觸發(fā)機制，來(lái)將數據捕捉到大型緩沖器中。這種數據可以是預觸發(fā)數據或后觸發(fā)數據，也可以是二者的結合體。數據軌道可以被保存并打印出來(lái)，數據也可以通過(guò)各種不同方式進(jìn)行過(guò)濾。

　　應用邏輯分析儀的一個(gè)主要缺點(diǎn)在于，它雖然可以用來(lái)進(jìn)行軟件調試，本身卻是復雜的硬件調試工具。對邏輯分析儀的運用是否成功，取決于系統集成商對于硬件的了解程度，因為這一工具是基于硬件調試的，而且需要通過(guò)復雜的設置和配置才能獲得正確的信息以進(jìn)行調試。

　　邏輯分析儀的另一個(gè)缺點(diǎn)，則是信號的可見(jiàn)性。邏輯分析儀需要連接到DSP 設備的管腳上，才能深入了解系統，而這會(huì )受到DSP 管腳的類(lèi)型的限制。隨著(zhù)DSP設備被越來(lái)越多地集成到片上系統中，設備內部的運行情況的可視性也不斷減弱。

　　日益降低的可視性
　　1988 年，由于設計時(shí)間壓力的增大，而且嵌入式設備上有了用于片上仿真的新空間，嵌入式系統行業(yè)經(jīng)歷了一場(chǎng)從傳統的在線(xiàn)仿真到掃描式仿真的變革。目前業(yè)界普遍認為掃描式仿真（即JTAG）要好于更古老而且更昂貴的“在線(xiàn)仿真”（即ICE 技術(shù)）。

　　DSP 在調試上的問(wèn)題
　　
　　有數個(gè)源自業(yè)界的因素在不斷改變著(zhù)DSP 系統的開(kāi)發(fā)：

　　系統級集成；由于應用復雜性的增加和片上系統面積的縮小，系統元件的可視性也降低了。（圖2）嵌入式系統總線(xiàn)會(huì )帶來(lái)測量上的難題，而系統總線(xiàn)過(guò)寬則會(huì )導致系統帶寬問(wèn)題。在這些情況下要控制程序是很難的。

　　　　　　　　　　　　　　　圖2：系統級集成導致系統可視性降低

　　為了保持可視性，DSP 廠(chǎng)商采取了多項措施：

　　片上測量( On-chip instrumentation)：由于系統集成度越來(lái)越高，工程師無(wú)法了解到設備的工作情況（圖3）。工程師于是把總線(xiàn)監視邏輯分析儀功能加到片上邏輯中，比如，通過(guò)觸發(fā)邏輯來(lái)他們想要了解的事件、整理線(xiàn)索并導出邏輯，以便可以瀏覽事件，并使DSP 內核上每個(gè)管腳輸出的帶寬都最大化。調試控制則是通過(guò)1 個(gè)仿真器來(lái)進(jìn)行的，可以進(jìn)行信息抽取。

　　　　　　　　　　　圖3 日益降低的可視性要求先進(jìn)的片上調試邏輯

　　片外數據采集：一旦數據被從DSP 內核中導出，就必須被以適當的方式存儲、處理、過(guò)濾并格式化，以使測試工程師能夠準確地理解這些數據。

　　數據可視性：DSP 的集成能力包括能夠很輕易以不同的配置瀏覽數據。圖4 展示了整個(gè)關(guān)系鏈。其中邏輯分析儀的功能已經(jīng)被集成到片上，控制和測量數據采集主要通過(guò)仿真控制器來(lái)進(jìn)行，而數據則顯示在主機上的一個(gè)可視容器中。這樣一來(lái)，恰當地配置系統，在正確的時(shí)間采集正確的數據以恰當地發(fā)現問(wèn)題，就成了主要挑戰。

　　　　　　　　　　　　圖4：DSP 工具被用來(lái)顯示抽取自DSP 的調試數據

　　應用空間差異：DSP 應用越來(lái)越多，給DSP 測試和集成工程師帶來(lái)了困難。應用不同，調試的成本就不同：DSP 基站應用要求高帶寬高頻率調試。

　　VoIP 應用要求較高的MIPS 密度，并需要每塊板上有多個(gè)同類(lèi)處理器。
　　手機和其它無(wú)線(xiàn)應用則需要不同類(lèi)的多處理器以及極高的系統級集成。
　　汽車(chē)DSP 應用只需低成本的調試方案，其中DSP 芯片管腳非常重要。
　　用戶(hù)開(kāi)發(fā)環(huán)境；DSP 開(kāi)發(fā)商的開(kāi)發(fā)環(huán)境在改變，而DSP 調試技術(shù)也在改進(jìn)，以適應這些新的開(kāi)發(fā)環(huán)境。DSP 工程師正在將調試平臺從臺式電腦系統向筆記本電腦系統過(guò)渡，以便能帶到現場(chǎng)在客戶(hù)的場(chǎng)所下進(jìn)行調試。便攜式遠程應用要求便攜式DSP 調試環(huán)境。

　　時(shí)鐘率不斷升高：隨著(zhù)DSP 內核時(shí)鐘速率的升高，調試所需的數據量也不斷擴大。
　　實(shí)際上，這個(gè)數據量是直接和DSP 內核時(shí)鐘率成比例的。工程師需要增加DSP管腳，并擴大每個(gè)管腳的數據量，以確保能夠了解到設備的運行情況。

　　各種級別的DSP 調試在集成過(guò)程中提供了各種作用。用戶(hù)的體驗使之能夠盡快地提高生產(chǎn)力?；镜恼{試讓DSP 開(kāi)發(fā)人員可以配置好應用并使之運行，實(shí)時(shí)捕捉高帶寬數據等高端調試讓開(kāi)發(fā)人員能使應用實(shí)時(shí)運行，而基本調整則幫助開(kāi)發(fā)人員調整代碼大小和性能。

　　片上和片外仿真的結合則能帶來(lái)很多好處。實(shí)時(shí)執行控制可以帶來(lái)移動(dòng)、運行、斷點(diǎn)（程序計數器）和數據觀(guān)察點(diǎn)等標準功能。更高端的事件觸發(fā)可帶來(lái)設備可視性，并控制程序員模式。實(shí)時(shí)數據采集可通過(guò)調節一個(gè)穩定的程序來(lái)提供算法的實(shí)時(shí)可視性。而追蹤功能則讓工程師可以在整個(gè)調試不穩定程序過(guò)程中實(shí)時(shí)了解程序裝況。

　　本系列的第二章將討論JTAG (IEEE 1149.1)邊界掃描技術(shù)的工作原理，并詳細說(shuō)明了與JTAG 端口相關(guān)的10 個(gè)測試管腳和測試過(guò)程。

　　注：在線(xiàn)仿真技術(shù)以一種作用類(lèi)似于或者說(shuō)“仿真”原始設備的設備來(lái)取代目標處理器，但帶有額外的管腳來(lái)使總線(xiàn)等設備上的內部結構可以被看到。ICE 模塊可允許完全接入處理器的程序員模式。這些設備也允許硬件斷點(diǎn)、執行控制、跟蹤等調試功能。