分解多核 DSP的低功耗與高性能優(yōu)勢

數字信號處理的目的是對真實(shí)世界的連續模擬信號進(jìn)行測量或濾波。因此在進(jìn)行數字信號處理之前需要將信號從模擬域轉換到數字域，這通常通過(guò)模數轉換器實(shí)現。而數字信號處理的輸出經(jīng)常也要變換到模擬域，這是通過(guò)數模轉換器實(shí)現的。

數字信號處理的算法需要利用計算機或專(zhuān)用處理設備如數字信號處理器（DSP）和專(zhuān)用集成電路（ASIC）等。數字信號處理技術(shù)及設備具有靈活、精確、抗干擾強、設備尺寸小、造價(jià)低、速度快等突出優(yōu)點(diǎn)，這些都是模擬信號處理技術(shù)與設備所無(wú)法比擬的。

德州儀器　

TI TMS320C6678 與TMS320TCI6609多核DSP非常適合諸如油氣勘探、金融建模以及分子動(dòng)力學(xué)等需要超高性能、低功耗以及簡(jiǎn)單可編程性的計算應用。TI 不但為 HPC 提供免費優(yōu)化庫，無(wú)需花費時(shí)間優(yōu)化代碼，便可更便捷地實(shí)現最高性能，而且還支持 C 與 OpenMP 等標準編程語(yǔ)言，因此開(kāi)發(fā)人員可便捷地移植應用，充分發(fā)揮低功耗與高性能優(yōu)勢。

多核幫助您實(shí)現最高性能

TI 基于 C66x KeyStone 的多核 DSP 支持 16 GFLOPs/W 最高性能浮點(diǎn) DSP 內核，其正在改變 HPC 開(kāi)發(fā)人員滿(mǎn)足性能、功耗及易用性等需求的方式。全球電信計算刀片及多核處理器平臺制造商 Advantech 開(kāi)發(fā)了 DSPC-8681 多媒體處理引擎 (MPE)，該款半長(cháng) PCIe 卡可在 50 W 的極低功耗下實(shí)現超過(guò) 500 GFLOP 的性能。除目前提供的 PCIe 卡之外，TI 和 Advantech 還將很快推出支持 1 至 2 萬(wàn)億次浮點(diǎn)運算性能的全長(cháng)卡，為 HPC 應用帶來(lái)更高效率更快速度的解決方案，實(shí)現業(yè)界轉型。TI 優(yōu)化型數學(xué)及影像庫以及標準編程模型可幫助 HPC 開(kāi)發(fā)人員快速便捷實(shí)現最高性能。

德州儀器 (TI) 與德州大學(xué)奧斯汀分校 (UT Austin) 成功將該?？茖W(xué)計算高密度線(xiàn)性代數庫（libflame 庫）移植至 TI TMS320C6678 多核數字信號處理器 (DSP)，成為多內核創(chuàng )新的又一里程碑。該移植可帶來(lái)所有 libflame 功能，能夠為油氣勘探、金融建模以及分子動(dòng)力學(xué)等眾多高性能計算 (HPC) 應用提供基本軟件構件組塊。這一成果不僅展示了 C6678 多核 DSP 可高效實(shí)施這些算法的基本特性，也展示了這些庫移植至 TI DSP 的便捷性。TI C6678 DSP 具有業(yè)界領(lǐng)先的 16 GFLOPs/W 單精度性能，加上 libflame 等優(yōu)化軟件庫，可為 HPC 市場(chǎng)帶來(lái)超低功耗解決方案。

CEVA-XC4000 DSP　

CEVA公司推出完全可編程的低功耗DSP架構框架CEVA-XC4000，支持用于蜂窩、Wi-Fi、DTV、白色空間(white space)等應用的最嚴苛的通信標準。架構以其大獲成功的上一代產(chǎn)品為基礎，利用創(chuàng )新性指令集以軟件方式實(shí)現了通常只能由專(zhuān)用硬件完成的高度復雜的基帶處理，并樹(shù)立了新的功耗里程碑。

CEVA-XC4000架構為一個(gè)系列，共有六款完全可編程的DSP內核，為調制解調器開(kāi)發(fā)人員提供了廣泛的性能選擇，同時(shí)符合最嚴苛的功耗限制。利用各內核代碼兼容且有統一的開(kāi)發(fā)基礎結構、優(yōu)化的軟件庫及統一工具鏈的優(yōu)勢，客戶(hù)能夠顯著(zhù)降低軟件開(kāi)發(fā)成本，同時(shí)在未來(lái)產(chǎn)品中復用軟件投入。

架構集成了新的以功耗為導向的創(chuàng )新增強方案，包括CEVA第二代功率調節單元(PSU 2.0)。它通過(guò)處理器、存儲器、總線(xiàn)和系統資源的細小單元來(lái)實(shí)現對時(shí)鐘和電壓的動(dòng)態(tài)調節。該架構還采用了緊耦合擴展作為功耗優(yōu)化協(xié)處理器和用于執行關(guān)鍵物理層功能間的內部連通和接口，從而進(jìn)一步降低功耗。重新調整帶有低層模塊隔離的流水線(xiàn)同樣是為高度優(yōu)化功耗而設計。

集成了增強的系統級機制、隊列和接口以提供優(yōu)異的性能；實(shí)現更快的連通性、更高的帶寬、更短的等待時(shí)間及更好的物理層控制。該架構利用兩個(gè)獨立但內部混合的高精度指令集，支持最先進(jìn)的4x4和8x8 MIMO算法，從而保證調制解調器品質(zhì)。

CEVA-XC4000 DSP架構由CEVA-ToolboxTM提供支持，CEVA-ToolboxTM是一個(gè)集成了用于高級矢量處理器的Vec-CTM編譯器技術(shù)的完整軟件開(kāi)發(fā)環(huán)境，使整個(gè)架構能夠以C語(yǔ)言進(jìn)行編程。集成的仿真器能夠對包括存儲器子系統在內的整個(gè)系統進(jìn)行精確高效的驗證。

飛思卡爾半導體QorIQ Qonverge B4860基帶處理器　

QorIQ Qonverge B4860是在一個(gè)單芯片中支持三個(gè)20 MHz扇區的LTE基站處理器，每個(gè)扇區提供300 Mbps下行鏈路和150 Mbps上行鏈路，旨在代替目前的信道卡器件。與類(lèi)似的但包含分散器件的已部署信道卡相比，它使成本減少了4倍、功率降低3倍。B4860是市場(chǎng)上少數幾個(gè)支持能夠處理天線(xiàn)IQ示例和回程IP網(wǎng)絡(luò )的真正宏蜂窩基站的解決方案之一，也是首款符合LTE-Advanced標準的SoC，最高可支持60MHz。它還可以同時(shí)支持多種無(wú)線(xiàn)接入技術(shù)(即多標準)和多模式(即LTE-A、LTE和WCDMA)標準。

通過(guò)最新的異構網(wǎng)絡(luò )拓撲結構和Cloud RAN，B4860可以在HetNet中用作宏，或作為面向中繼基站的回程基站，另外相同的器件架構可以從小型蜂窩擴展至大型蜂窩，使OEM可以在不同的基站形式中使用相同的軟件。在cloud RAN中，它可以在BBU池中使用，提供的基帶處理能力使遠程無(wú)線(xiàn)電頭端的覆蓋范圍超過(guò)數十公里。

該器件可在LTE-Advanced網(wǎng)絡(luò )中商用，8x8天線(xiàn)配置可處理高達1.8Gbps的聚合吞吐率。

為最終用戶(hù)帶來(lái)的優(yōu)勢 - B4860提供高用戶(hù)容量、吞吐量和低數據傳輸延遲，使最終用戶(hù)可以實(shí)現高QoS，加上能夠以低信道卡成本和功率同時(shí)處理數百名活躍用戶(hù)，使OEM和運營(yíng)商可以顯著(zhù)降低其APEX和OPEX，降低最終用戶(hù)的服務(wù)成本。

新型 1.2GHz SC3900 Starcore?DSP內核在評估中獲得業(yè)界最高性能評分37,460，與最接近的競爭對手產(chǎn)品相比，性能幾乎提高了一倍，該基準由獨立信號處理技術(shù)分析機構Berkeley Design Technology, Inc. (BDTI)記錄。該器件中的另一個(gè)重要組件是MAPLE-B基帶加速平臺，除了可以通過(guò)非常高的吞吐量支持標準FEC (前向糾錯)、FFT和UMTS碼片速率處理以外（為內核上的其余下行鏈路和上行鏈路處理留有凈空），它還可以支持高級接收器算法的開(kāi)發(fā)，顯著(zhù)減少處理延遲并提高精度，另外載波聚合支持還可以提高頻譜效率。