利用FPGA解決TMS320C54K/SDRAM的接口問(wèn)題

圖中主要有三個(gè)模塊：ＤＳＰ－ＩＯ、ＤＭＡ＿ＢＵＦ和ＳＤ－ＣＭＤ。其中ＤＳＰ－ＩＯ是ＤＳＰ端的接口，用來(lái)解碼ＴＭＳ３２０Ｃ５４ｘ發(fā)送的ＳＤＲＡＭ地址和命令。ＤＭＡ＿ＢＵＦ代表緩沖區Ｂ０、Ｂ１。ＳＤ＿ＣＭＤ模塊用來(lái)產(chǎn)生ＳＤＲＡＭ訪(fǎng)問(wèn)所需的各種信號。

ＤＳＰ＿ＩＯ模塊又包括ＩＯ＿ＤＭＡ、ＤＳＰ＿ＢＵＦ和ＤＳＰ＿
ＲＥＡＤ。ＩＯ＿ＤＭＡ產(chǎn)生ＳＤＲＡＭ的命令信號即圖３中的ＤＳＰ＿ＲＤＹ、ＤＳＰ＿ＳＤ＿ＲＷ、ＤＳＰ＿ＳＤ＿ＢＡＮＫ＿ＳＷ、ＤＳＰ＿ＳＤ＿
ＡＤＤＲ２０．．０、ＤＳＰ＿ＳＤ＿ＡＤＤＲ＿ＲＥＳＥＴ、ＤＳＰ＿ＳＤ＿ＳＴＡＲＴ。
ＤＳＰ＿ＢＵＦ產(chǎn)生訪(fǎng)問(wèn)Ｂ０、Ｂ１的地址、數據和控制信號，圖３中指ＤＳＰ＿ＳＤ＿ＢＵＦＣＬＫＩ、ＤＳＰ＿ＳＤ＿ＢＵＦＣＬＫＯ、ＤＳＰ＿ＳＤ＿
ＢＵＦＷＥ、ＤＳＰ＿ＳＤ＿ＢＵＦＡＤＤＲ６．．０、ＤＳＰ＿ＳＤ＿ＢＵＦＩＮ７．．０。ＤＳＰ－ＲＥＡＤ子模塊用來(lái)控制ＤＳＰ的讀寫(xiě)方向。
ＤＭＡ＿ＢＵＦ分為Ｂ０、Ｂ１兩個(gè)緩沖區，用來(lái)進(jìn)行數據傳送每個(gè)緩沖區的輸入輸出信號包括ＣＬＫＩ、ＣＬＫＯ、ＷＥ、ＡＤＤＲ６－０、ＤＡＴＡ＿ＩＮ７－０、ＤＡＴＡ＿ＯＵＴ７－０。
ＢＡＮＫ＿ＳＷ是一個(gè)開(kāi)關(guān)信號用于ＤＳＰ和ＳＤＲＡＭ對Ｂ０、Ｂ１的切換訪(fǎng)問(wèn)。

ＳＤ＿ＣＭＤ模塊包括刷新、讀、寫(xiě)功能。當ＤＳＰ芯片發(fā)出ＳＤＲＡＭ讀命令時(shí)，１２８字節的數據從ＳＤＲＡＭ中讀出來(lái)并被存儲到Ｂ０或Ｂ１中，當ＤＳＰ發(fā)出寫(xiě)命令之時(shí)，１２８字節的數據傳到Ｂ０或Ｂ１之中并被最終寫(xiě)到ＳＤＲＡＭ中。

４ 軟件設計

ＴＭＳ６２６８１２Ａ ＳＤＲＡＭ有兩兆字節的存儲容量。所以ＤＳＰ用兩個(gè)Ｉ／Ｏ地址向ＦＰＧＡ傳送訪(fǎng)問(wèn)ＳＤＲＡＭ的高低地址。此文中該兩個(gè)Ｉ／Ｏ地址對應于圖４中的０３ｈＤＭＡ＿ＡＤＤＨ和０４ｈＤＭＡ＿ＡＤＤＬ。另外，還有一個(gè)Ｉ／Ｏ地址圖４中的０５ｈ用來(lái)向ＦＰＧＡ傳送命令產(chǎn)生ＳＤＲＡＭ訪(fǎng)問(wèn)的信號。
ＤＳＰ向ＳＤＲＡＭ寫(xiě)數據時(shí)的操作步驟如下：

１數據先被寫(xiě)到Ｂ０或Ｂ１。

２ＳＤＲＡＭ的訪(fǎng)問(wèn)地址經(jīng)由ＤＳＰ的Ｉ／Ｏ地址ＤＭＡ＿ＡＤＤＨ和ＤＭＡ＿ＡＤＤＬ發(fā)送到ＦＰＧＡ中。

３ＤＳＰ向ＦＰＧＡ發(fā)出一個(gè)命令(Ｉ／Ｏ地址為ＤＭＡ＿ＣＴＬ)產(chǎn)生控制信號，使ＳＤＲＡＭ從Ｂ０或Ｂ１中讀取數值。
ＤＳＰ從ＳＤＲＡＭ讀數據的操作步驟如下：

１ＤＳＰ傳送訪(fǎng)問(wèn)ＳＤＲＡＭ的地址。

２ＤＳＰ經(jīng)由ＦＰＧＡ傳送一個(gè)命令，使得數據從ＳＤＲＡＭ中讀到ＦＰＧＡ中。

３ＤＳＰ從Ｂ０或Ｂ１中讀得數據。
圖４為ＤＳＰ中與數據傳送相關(guān)的各類(lèi)存儲器的分配情況。
具體設計時(shí)，應參考相關(guān)資料進(jìn)行補充。不同的ＤＳＰ與不同類(lèi)型的ＳＤＲＡＭ接口時(shí)，會(huì )有細微的區別，電路設計完畢后要進(jìn)行認真而多方面的測試。

參考文獻

１ Ａｐｐｌｉｃａｔｉｏｎ Ｒｅｐｏｒｔ Ｓｐｒａ５３１． Ｔｅｘａｓ Ｉｎｓｔｒｕｍｅｎｔｓ Ｉｎｃｏｒｐｏｒａｔｅｄ
１９９９
２ 王年旭．ＤＳＰ基礎與應用系統設計．北京北京航空航天大
學(xué)出版社 ２００１
３ ＴＭＳ６２６８１２Ａ Ｓｙｎｃｈｒｏｎｏｕｓ Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ－Ａｃｃｅｓｓ Ｍｅｍｏ－
ｒｉｅｓ Ｄａｔａ Ｓｈｅｅｔ． Ｔｅｘａｓ Ｉｎｓｔｒｕｍｅｎｔｓ Ｉｎｃｏｒｐｏｒａｔｅｄ１９９８