利用FPGA解決TMS320C54K/SDRAM的接口問(wèn)題

在ＤＳＰ應用系統中，需要大量外擴存儲器的情況經(jīng)常遇到。例如，在數碼相機和攝像機中，為了將現場(chǎng)拍攝的諸多圖片或圖像暫存下來(lái)，需要將ＤＳＰ處理后的數據轉移到外存中以備后用。從目前的存儲器市場(chǎng)看，ＳＤＲＡＭ由于其性能價(jià)格比的優(yōu)勢，而被ＤＳＰ開(kāi)發(fā)者所青睞。ＤＳＰ與ＳＤＲＡＭ直接接口是不可能的。ＦＰＧＡ(現場(chǎng)可編程門(mén)陣列)由于其具有使用靈活、執行速度快、開(kāi)發(fā)工具豐富的特點(diǎn)而越來(lái)越多地出現在現代電路設計中。本文用ＦＰＧＡ作為接口芯片，提供控制信號和定時(shí)信號，來(lái)實(shí)現ＤＳＰ到ＳＤＲＡＭ的數據存取。

１ ＳＤＲＡＭ介紹

本文采用的ＳＤＲＡＭ為ＴＭＳ６２６８１２ＡTMS626812A，圖１為其功能框圖。它內部分為兩條，每條１Ｍ字節，數據寬度為８位，故存儲總容量為２Ｍ字節。

所有輸入和輸出操作都是在時(shí)鐘ＣＬＫ上升沿的作用下進(jìn)行的，刷新時(shí)鐘交替刷新內部的兩條ＲＡＭ。ＴＭＳ６２６８１２Ａ主要有六條控制命令，它們是：條激活／行地址入口、列地址入口／寫(xiě)操作、列地址入口／讀操作、條無(wú)效、自動(dòng)刷新、自行刷新。ＳＤＲＡＭ與ＴＭＳ３２０Ｃ５４ｘTMS320C54X接口中用到的命令主要有： ＭＲＳ、 ＤＥＡＣ、 ＡＣＴＶ、ＷＲＴ－Ｐ、ＲＥＡＤ－Ｐ和ＲＥＦＲ。這里，設計目的就是產(chǎn)生控制信號來(lái)滿(mǎn)足這些命令的時(shí)序要求。關(guān)于ＴＭＳ６２６８１２Ａ的具體說(shuō)明可以查看其數據手冊。

２ ＳＤＲＡＭ與ＴＭＳ３２０Ｃ５４ｘ之間的通用接口

圖２是ＤＳＰ與ＳＤＲＡＭ的通用接口框圖，圖中ＤＳＰ Ｉ／Ｆ代表ＴＭＳ３２０Ｃ５４ｘ端接口單元，ＳＤＲＡＭ ＣＮＴＬ 代表ＳＤＲＡＭ 端接口控制單元。ＳＤＲＡＭ被設置成一次性讀寫(xiě)１２８個(gè)字節，而ＤＳＰ一次只讀寫(xiě)一個(gè)字節，因而建立了兩個(gè)緩沖區Ｂ０、Ｂ１來(lái)緩存和中轉數據。Ｂ０、Ｂ１大小都為１２８字節，而且映射到ＤＳＰ中的同一地址空間。

盡管Ｂ０、Ｂ１對應于同一地址空間，但對兩個(gè)緩沖區不能在同一時(shí)刻進(jìn)行合法訪(fǎng)問(wèn)。實(shí)際上，當Ｂ０被ＤＳＰ訪(fǎng)問(wèn)時(shí)，Ｂ１就被ＳＤＲＡＭ訪(fǎng)問(wèn)，反之也成立。若ＤＳＰ向Ｂ１寫(xiě)數據，ＳＤＲＡＭ就從Ｂ０讀數據；而當ＳＤＲＡＭ的數據寫(xiě)到Ｂ０中時(shí)，ＤＳＰ就從Ｂ１讀數據。兩者同時(shí)從同一緩沖區讀或寫(xiě)都將激發(fā)錯誤。上邊所述的數據轉移方式有兩種好處：一是加速了ＴＭＳ３２０Ｃ５４ｘ的訪(fǎng)問(wèn)速度，二是解決了二者之間的時(shí)鐘不同步問(wèn)題。

３ ＦＰＧＡ中的硬件設計

ＴＭＳ３２０Ｃ５４ｘ為外部存儲器的擴展提供了下列信號ＣＬＫ、ＣＳ、Ａ０～Ａ１５、Ｄ０～Ｄ１５、ＲＷ、ＭＳＴＲＢ、ＩＳＴＲＢ、ＩＳ而ＳＤＲＡＭ接收下列信號ＣＬＫ、ＣＫＥ、ＣＳ、ＤＱＭ、Ｗ、ＲＡＳ、ＣＡＳ、Ａ０～Ａ１１。由于兩端控制信號不同，需要在ＤＳＰ與ＳＤＲＡＭ之間加上控制邏輯，以便將從ＤＳＰ過(guò)來(lái)的信號解釋成ＳＤＲＡＭ能夠接收的信號。圖３是用ＦＰＧＡ設計的頂層硬件接口圖。