對存儲帶寬的要求使手機設計面臨兩難抉擇

如何在增加存儲帶寬以適應各種新興應用需要的同時(shí)又將尺寸降至最小和將成本降至最低，這是橫亙在手機制造商面前的一道難題。面向視頻、音樂(lè )、導航和聯(lián)網(wǎng)等多種應用的最新功能型手機要求高達數千兆位(Gb)的存儲帶寬，這比現今已有的手機高出一大截。因此，需要一種更好的存儲器控制器接口，以此支持未來(lái)手機的需求。

舉例來(lái)說(shuō)，一個(gè)分辨率為1,280×1,024、刷新頻率為60Hz的24位(RGB)彩色編碼LCD就需要1.5Gbps的存儲器緩沖器讀/寫(xiě)總帶寬，而總的存儲器帶寬則高達3.7Gbps。該帶寬用來(lái)驅動(dòng)外置顯示器的常規分辨率，但渲染及其它功能則不在其內。將手機顯示器與目前計算機的圖形系統相比較并不過(guò)分，因為移動(dòng)電話(huà)也和計算機一樣集成了千兆赫茲(GHz)的處理器和DDR DRAM主存儲器。這些系統都需要80至400Gbps的存儲器帶寬。

在一款集成了兩個(gè)處理器內核(一個(gè)用于基帶處理，另一個(gè)用于應用程序處理)的典型高端手機中，兩個(gè)處理器均需要以非易失性(Flash)存儲器來(lái)存放代碼，以易失性存儲器(SRAM和DRAM)作為處理數據時(shí)的臨時(shí)緩存器。

當應用程序處理器執行用戶(hù)可載入的多媒體應用程序時(shí)，需要大量快速存取存儲器。然而，這種速度需求超過(guò)了現有最快閃存的存取速度的數倍。為實(shí)現這類(lèi)性能，可以用價(jià)格較為低廉的NAND或MirrorBit ORNAND閃存來(lái)存放應用代碼，然后將其復制到更快的DARM中來(lái)執行。因此，應用程序處理器一般需要NAND或ORNAND和DRAM存儲器。

相對而言，基帶處理器要執行深層的嵌入協(xié)議堆棧。這類(lèi)代碼最理想的是閃存直接執行(即片內直接執行，或縮寫(xiě)為XIP)，并且需要對閃存進(jìn)行隨機存取。只有NOR閃存支持高效的XIP模式，故通常選擇NOR存儲器來(lái)存放基帶代碼。DRAM能夠作為基帶處理的臨時(shí)緩沖器被應用程序處理器共享，或者是NOR存儲器可與專(zhuān)用于支持基帶處理的SRAM或pSARM結合使用。

集成如此多種類(lèi)的存儲器通常需要超過(guò)100個(gè)引腳專(zhuān)門(mén)作為存儲器接口，而這一數量占據了整個(gè)手機CPU引腳總數的大約30%。德州儀器的OMAP 1611和意法半導體的Nomadik宏架構就是含有大量連接存儲器的引腳的高性能CPU的代表。

而隨著(zhù)用戶(hù)對諸如LAN連接、GPS功能和移動(dòng)電視(TV-on-mobile)等新型手機功能的需求，OEM們面臨著(zhù)更大的挑戰。上述性能需要更強的處理能力，進(jìn)而需要更大的內存帶寬來(lái)支持這種處理能力。這就意味著(zhù)必須增加引腳的數量以支持增強的數據處理能力。目前的系統內存已占用了整個(gè)CPU很大一部分引腳數量，若要再增加引腳就會(huì )帶來(lái)種種問(wèn)題和技術(shù)挑戰：

* 每個(gè)引腳都會(huì )為手機CPU直接增加0.4美分的成本，進(jìn)而導致信號和相關(guān)電源/地引腳的總體成本提高60美分。

* 減少引腳數量可以縮小封裝體積、降低其成本。

* 對于焊盤(pán)有限的設計而言，I/O數量的減少可直接降低裸片成本。

* 采用大量引腳的CPU需要更多層的電路板用于信號走線(xiàn)，這樣將增加系統的成本。

* 通過(guò)通孔連接多層板的布線(xiàn)方式會(huì )引起噪聲問(wèn)題。

* 為容納更多的引腳就需要更大的面積，但這樣做又與手機小型化、超薄化的趨勢背道而馳。

單純地暫不集成這些先進(jìn)功能，而是等待開(kāi)發(fā)出更快速的存儲器解決方案，這種做法顯然并非上策。雖然擴展存儲器總線(xiàn)接口在技術(shù)上具有可能性，但由于增加了CPU上業(yè)已龐大的引腳數目，這種方法并不合理。因而存儲器總線(xiàn)必須向著(zhù)有利于DRAM性能的方向發(fā)展，同時(shí)尋找能夠支持頻率變化并減少引腳數量的新的I/O技術(shù)?？紤]到圍繞存儲器系統而構建的眾多基礎架構，想要從根本上改變內存總線(xiàn)是相當困難的。

圖1: 存儲器件可以共享客戶(hù)端和主機之間的總線(xiàn)

圖2: 存儲控制器接口鏈接系統總線(xiàn)和存儲器件

解決方案概述

存儲器控制器包含了兩個(gè)接口。主機接口將控制器與系統總線(xiàn)相連，存儲器接口則將控制器與存儲器件相連。兩個(gè)接口分別工作在各自的時(shí)鐘域中，并通常具有獨立的先入先出(FIFO)隊列。這就使得存儲器控制器可以通過(guò)以高速、少引腳數量的總線(xiàn)來(lái)替換隊列，從而很容易地重新分區為主機接口和存儲器接口。