標準接口的基本技術(shù)知識

　　DDR2/移動(dòng)DDR

　　DDR2 是雙陪數據速率 （DDR） SDRAM規范的后繼標準，這兩個(gè)標準互不兼容。DDR2 在總線(xiàn)時(shí)鐘信號的上升沿與下降沿傳輸數據，并能夠以更高的總線(xiàn)速度運行，從而可實(shí)現每個(gè)內部時(shí)鐘周期四次的數據傳輸。

　　簡(jiǎn)化型 DDR2 控制器包括以下設計塊：

　　· 存儲器控制；

　　· 讀取接口；

　　· 寫(xiě)入接口；

　　· 以及 IO 塊。

　　這些塊以及它們與 DDR2 存儲器芯片及核心邏輯的關(guān)系見(jiàn)圖 2 所示。

圖 2:簡(jiǎn)化型 DDR2 控制器的實(shí)施

　　存儲器控制塊發(fā)出存儲器對專(zhuān)用核心邏輯的訪(fǎng)問(wèn)，反過(guò)來(lái)也是如此。讀取物理塊負責處理在各個(gè)讀取周期中采集數據的外部信號時(shí)序，而寫(xiě)入物理塊則使用適當的外部信號時(shí)序管理時(shí)鐘與數據的發(fā)出。

　　字節寬度雙向數據選通 （DQS） 隨數據 （DQ） 通過(guò)外部方式傳輸，用于采集目的。DQS 在讀取存儲器時(shí)由控制器通過(guò)邊緣對齊的方式傳輸，而在寫(xiě)入存儲器時(shí)則采用中心對齊的方式。片上延遲鎖相環(huán) （DLL） 用于鎖住 DQS 及相應的 DQ.這可在電壓及溫度發(fā)生變化時(shí)確保它們能夠彼此跟蹤。