LVDS的接口電路設計

　　1 引 言

　　對于高速電路，尤其是高速數據總線(xiàn)，常用的器件一般有ECL、BTL和GTL等。這些器件的工藝成熟，應用也較為廣泛，但都存在一個(gè)共同的弱點(diǎn)，即功耗大。此外， 采用單端信號的BTL 和GTL器件，電磁輻射也較強。目前， NS公司率先推出的CMOS工藝的低電壓差分信號器件， 即LVDS給了人們另一種選擇。

　　2 LVDS技術(shù)簡(jiǎn)介

　　LVDS（Low Voltage Differential Signaling）是一種小振幅差分信號技術(shù)，使用非常低的幅度信號（約350 mV）通過(guò)一對差分PCB走線(xiàn)或平衡電纜傳輸數據。它允許單個(gè)信道傳輸速率達到每秒數百兆比特，其特有的低振幅及恒流源模式驅動(dòng)只產(chǎn)生極低的噪聲，消耗非常小的功率。

　　LVDS定義在2個(gè)國際標準中： IEEE P1596.3 （1996 年3 月通過(guò)） , 主要面向SC I （ ScalableCoherent Interface） ,定義了LVDS的電特性，還定義了SC I協(xié)議中包交換時(shí)的編碼； ANSI /EIA -644 （1995年11月通過(guò)） ,主要定義了LVDS的電特性，并建議了655 Mb / s的最大速率和1. 823Gb / s的無(wú)失真媒質(zhì)上的理論極限速率。在2個(gè)標準中都指定了與物理媒質(zhì)無(wú)關(guān)的特性，這保證了LVDS能成為多用途的接口標準。

　　3 LVDS器件的工作原理

　　LVDS器件的工作原理如圖1所示。

圖1 LVDS的工作原理圖

　　LVDS驅動(dòng)器由一個(gè)驅動(dòng)差分線(xiàn)對的電流源組成，通常為3. 5 mA.LVDS接收器具有很高的輸入阻抗，因此驅動(dòng)器輸出的電流大部分都流過(guò)100Ω的匹配電阻，并在接收器的輸入端產(chǎn)生大約350 mV的電壓。當驅動(dòng)器翻轉時(shí)，它改變流經(jīng)電阻的電流方向，產(chǎn)生有效的邏輯"1"和邏輯"0"狀態(tài)。

　　驅動(dòng)器只有一個(gè)恒流源，這個(gè)差分驅動(dòng)器采用奇模（Odd - mode）的傳輸方式，即等量的方向相反的電流分別在傳輸線(xiàn)路上傳送。電流會(huì )重新回流到雙絞線(xiàn)內，加上電流環(huán)路面積較小，因此產(chǎn)生最少電磁干擾。電源將供電加以限制，以免轉變時(shí)產(chǎn)生突變電流。由于并無(wú)突變電流出現，因此數據傳輸速度高達1. 5 Gb / s,但又不會(huì )大幅增加功耗。此外，恒流驅動(dòng)器的輸出可以容許傳輸線(xiàn)路出現短路情況或接地，而且即使這樣也不會(huì )產(chǎn)生散熱上的問(wèn)題。

　　差分接收器是一款高阻抗芯片，可以檢測小至20 mV的差分信號，然后將這些信號放大，以至達到標準邏輯電位。由于差分信號具有1. 2 V的典型驅動(dòng)器補償電壓，而接收器可以接受由接地至2. 4 V的輸入電壓，因此可以抑制高達±1 V來(lái)自傳輸線(xiàn)路的共模噪聲。

　　由于邏輯狀態(tài)之間只有300 mV 的電壓差別，因此電壓變化極快， 但轉換速率不會(huì )加快。

　　又由于轉變速度減慢，使得輻射場(chǎng)的強度也大幅減弱。同樣，傳輸路線(xiàn)阻抗不連續性的反射也不會(huì )成為大問(wèn)題，有助減低電波輻射量及信號的串擾。

　　4 LVDS與其他幾種邏輯電路的接口設計

　　由于LVDS是一種新技術(shù)， 因而在使用時(shí)LVDS和其他邏輯電路的接口設計就很重要，設計時(shí)，應注意以下幾個(gè)問(wèn)題：

　?。?）根據系統的工作電源配置情況和需要傳輸的數據電平，合理選用驅動(dòng)器和接收器芯片，或者根據接口芯片的情況，對被傳輸的數據首先進(jìn)行電平轉換。

　?。?） 注意阻抗匹配。根據接收器輸入端的情況確定是否需要外接100 Ω 電阻，同時(shí)要根據PCB的板材和參數合理設計驅動(dòng)器的線(xiàn)輸出阻抗，使其在90~107Ω 范圍內。PCB傳輸線(xiàn)要盡可能地短，因為過(guò)長(cháng)的線(xiàn)路，不但傳輸衰耗加大，降低了傳輸速率，而且阻抗也容易失配，并可能影響到信號的完整性。

　?。?） 根據數據傳輸速率和傳輸電纜長(cháng)度的關(guān)系，確定合適的電纜長(cháng)度以滿(mǎn)足系統的要求。一般地采用LVDS方式傳輸數據，假定負載電阻為100Ω，當雙絞線(xiàn)長(cháng)度為10 m時(shí)，傳輸速率可達400Mb / s;當電纜長(cháng)度增加為20 m時(shí)，速率降為100Mb / s;而當電纜長(cháng)度為100 m時(shí)，速率只能達到10Mb / s左右。

　?。?）多數LVDS接口芯片的使能端在片內沒(méi)有接上拉或下拉電阻。如果沒(méi)有驅動(dòng)信號輸入，它們會(huì )不確定地被直接與地或VCC相連，有可能造成邏輯錯誤，所以除非有特別說(shuō)明，接口芯片的使能輸入端不要懸空。

　　4. 1 LVDS之間的連接

　　由于LVDS的芯片內輸入端一般含有匹配阻抗，因此LVDS驅動(dòng)器和LVDS接收器可以用一段連接線(xiàn)直接相連。