解析PCB Layout中的專(zhuān)業(yè)走線(xiàn)策略

3. 蛇形線(xiàn)

蛇形線(xiàn)是Layout中經(jīng)常使用的一類(lèi)走線(xiàn)方式。其主要目的就是為了調節延時(shí)，滿(mǎn)足系統時(shí)序設計要求。設計者首先要有這樣的認識：蛇形線(xiàn)會(huì )破壞信號質(zhì)量，改 變傳輸延時(shí)，布線(xiàn)時(shí)要盡量避免使用。但實(shí)際設計中，為了保證信號有足夠的保持時(shí)間，或者減小同組信號之間的時(shí)間偏移，往往不得不故意進(jìn)行繞線(xiàn)。

?

?

?

?

那么，蛇形線(xiàn)對信號傳輸有什么影響呢?走線(xiàn)時(shí)要注意些什么呢?其中最關(guān)鍵的兩個(gè)參數就是平行耦合長(cháng)度(Lp)和耦合距離(S)，如圖1-8-21所示。很明顯，信號在蛇形走線(xiàn)上傳輸時(shí)，相互平行的線(xiàn)段之間會(huì )發(fā)生耦合，呈差模形式，S越小，Lp越大，則耦合程度也越大?？赡軙?huì )導致傳輸延時(shí)減小，以及由于串擾而大大降低信號的質(zhì)量，其機理可以參考第三章對共模和差模串擾的分析。

下面是給Layout工程師處理蛇形線(xiàn)時(shí)的幾點(diǎn)建議：

1. 盡量增加平行線(xiàn)段的距離(S)，至少大于3H，H指信號走線(xiàn)到參考平面的距離。通俗的說(shuō)就是繞大彎走線(xiàn)，只要S足夠大，就幾乎能完全避免相互的耦合效應。

2. 減小耦合長(cháng)度Lp，當兩倍的Lp延時(shí)接近或超過(guò)信號上升時(shí)間時(shí)，產(chǎn)生的串擾將達到飽和。

3. 帶狀線(xiàn)(Strip-Line)或者埋式微帶線(xiàn)(Embedded Micro-strip)的蛇形線(xiàn)引起的信號傳輸延時(shí)小于微帶走線(xiàn)(Micro-strip)。理論上，帶狀線(xiàn)不會(huì )因為差模串擾影響傳輸速率。

4. 高速以及對時(shí)序要求較為嚴格的信號線(xiàn)，盡量不要走蛇形線(xiàn)，尤其不能在小范圍內蜿蜒走線(xiàn)。

5. 可以經(jīng)常采用任意角度的蛇形走線(xiàn)，如圖1-8-20中的C結構，能有效的減少相互間的耦合。

6. 高速PCB設計中，蛇形線(xiàn)沒(méi)有所謂濾波或抗干擾的能力，只可能降低信號質(zhì)量，所以只作時(shí)序匹配之用而無(wú)其它目的。

7. 有時(shí)可以考慮螺旋走線(xiàn)的方式進(jìn)行繞線(xiàn)，仿真表明，其效果要優(yōu)于正常的蛇形走線(xiàn)。