采用FPGA實(shí)施DisplayPort

 　　在今年 1 月舉辦的美國消費電子展 (CES) 上，數家主要平板電視及顯示技術(shù)公司紛紛宣布推出高清3D電視和令人驚艷的4k x 2k LCD 顯示器，從而可將用戶(hù)家中、車(chē)內或移動(dòng)設備上的電視、顯示器以及其他電子設備之間需要交換的數據量提升至前所未有的水平。在這些最新的電視上，體育迷們可以歡欣鼓舞地體驗到眾多優(yōu)異性能，如176°的超廣視界、1200:1的超高對比度以及 450 尼特的亮度——足以使最陰暗的洞穴通透明亮。

　　不過(guò)，對于開(kāi)發(fā)這些電視或連接至這些電視的電子產(chǎn)品的設計工程師來(lái)說(shuō)，最新特性需要非常高的帶寬。例如，一部具備800萬(wàn)像素的四聲道 4kx2k 高清電視(可為家庭提供數字影院效果)需要的帶寬是當前頂級電視和顯示器在理想工作狀態(tài)下的4倍，這意味著(zhù)在機頂盒與高清電視之間存在巨大的數據吞吐量。

　　對更高帶寬的需求并不單來(lái)自消費產(chǎn)品市場(chǎng)，為了滿(mǎn)足MRI和CT 掃描、命令與控制、菊花鏈顯示、電子公告牌與 DNA 3D渲染、航空器、天氣以及人體構造等眾多領(lǐng)域的顯示需要，廣播設備、數字顯示、科研以及醫療市場(chǎng)也在不斷加大對帶寬的要求。

　　為了在控制成本的同時(shí)還能有助于滿(mǎn)足這種帶寬需求，視頻電子標準協(xié)會(huì )(VESA)于2007 年向市場(chǎng)推出了DisplayPort。如今，VESA DisplayPort 1.1a 已能夠在單根線(xiàn)纜內支持多達 4 個(gè)通道且每通道最高2.7Gbit/s的數據率，而 DisplayPort 1.2 又將支持的數據數率翻番，達到 5.4Gb/s(足以在單顯示器應用中支持 3840 × 2400 像素 (60Hz)，或 4 臺顯示器應用中的 1920×1200 像素，或 2560×1600 像素的 3D 顯示 (120Hz))。DisplayPort 可同時(shí)支持兩種嵌入式顯示，如筆記本電腦的顯示器，以及視頻“源端”設備(機頂盒、DVD 播放機、PC 圖形卡以及筆記本電腦)和獨立顯示設備(HDMI 與 DisplayPort 標準文檔中所稱(chēng)的“宿端”設備)之間的盒至盒連接 (box-to-box connection)。

　　而賽靈思 (Xilinx) 推出了名為 Xilinx LogiCORE DisplayPort v1.1(v1.2 將在 IDS 12.1 中配套提供)的靈活可編程 VESA DisplayPort v.1.1a 解決方案。在用戶(hù)展開(kāi)設計之前，建議先了解與該標準的部分關(guān)鍵功能有關(guān)的背景信息，如 Policy Maker，以及如何使用Xilinx即將推出的XAPP“使用 MicroBlaze 嵌入式系統實(shí)施 DisplayPort Source Policy Maker Controller System參考設計”在東京電子設備 (TED) 提供的 Spartan-6 消費類(lèi)視頻套件上完成實(shí)施工作。

　　Policy Maker：關(guān)鍵性差異

　　在顯示市場(chǎng)上，VESA通過(guò) DisplayPort引領(lǐng)著(zhù)從VGA、DVI以及HDMI等協(xié)議成功升級至高速串行收發(fā)器、基于包的層架構協(xié)議。與并行協(xié)議不同，串行分組協(xié)議在實(shí)現和維持連接或鏈路方面要多一層復雜性。在VESA DisplayPort 1.1a規范中，控制功能被劃分為L(cháng)ink Policy Maker和Stream Policy Maker。Link Policy Maker可管理鏈路，并負責保持鏈路同步。其任務(wù)包括發(fā)現鏈路、對鏈路進(jìn)行初始化和維護。Stream Policy Maker可管理傳輸初始化，并通過(guò)底層硬件對行動(dòng)序列施加控制來(lái)維護同步流。

　　Policy Maker 的上述要素需根據特定的實(shí)施來(lái)決定，而且可在操作系統、軟件驅動(dòng)程序、固件或者FPGA邏輯中進(jìn)行配置。為簡(jiǎn)化使用，許多商用DisplayPort IC將Link和Stream Policy Maker對設計人員隱藏。若用戶(hù)顯示要求與套裝的DisplayPort ASSP相匹配，其價(jià)格和易用性無(wú)可爭辯。但是，希望產(chǎn)品在競爭中脫穎而出的設計人員傾向于采用 FPGA。

　　Source Policy Maker參考設計

　　DisplayPort Source Policy Maker Controller System參考設計采用賽靈思MicroBlaze 嵌入式系統來(lái)實(shí)施與商用套裝DisplayPort芯片類(lèi)似的功能，且具備可進(jìn)行源代碼定制的額外優(yōu)勢。通過(guò)使用該參考設計的應用手冊，用戶(hù)不必對Policy Maker進(jìn)行詳細了解即可順利啟動(dòng)設計工作，僅需簡(jiǎn)單地將范例設計連接起來(lái)。

　　除了上述源代碼設計之外，DisplayPort的傳輸(Tx)或源端內核也配套提供了用于實(shí)現有限狀態(tài)機(FSM)控制器的額外范例設計。

　　在顯示市場(chǎng)上，VESA 通過(guò) DisplayPort 引領(lǐng)著(zhù)從 VGA、DVI 以及 HDMI 等協(xié)議成功升級至高速串行收發(fā)器、基于包的層架構協(xié)議。

　　DisplayPort Tx FSM 控制器范例設計(頂級文件名 dport_tx_fsm_cntrl)配套提供　DisplayPort LogiCORE 源端設計范例。此概念驗證設計內含基于 RTL 的有限狀態(tài)機，以實(shí)施可演示正確啟動(dòng)流程的簡(jiǎn)單 Policy Maker。dport_tx_fsm_cntrl 設計范例的優(yōu)勢在于可以顯著(zhù)縮短仿真時(shí)間。

　　Source Policy Maker Controller System參考設計采用MicroBlaze 嵌入式系統 XAPP，其頂級 ISE項目名稱(chēng)為“dport_source_ref_design.xise”。它使用戶(hù)能夠根據自己需要對 Source Policy Maker Controller 的源代碼進(jìn)行修改。此外，還能夠與LogicCORE v1.2 (IDS 12.1) 和 Spartan-6 TED 消費類(lèi)視頻套件協(xié)同運行。

　　上述兩種范例設計均包含可實(shí)現內核設置及鏈路和流維護的基本流程。

　　功能概述

　　源端、宿端/視頻規范都會(huì )采用 Policy Maker，但在 DisplayPort LogiCORE 中，賽靈思對它們進(jìn)行了差別實(shí)施。與源(發(fā)送)端的 Policy Maker 功能相比，宿(接收)端的 Policy Maker 功能要簡(jiǎn)單得多。賽靈思在 LogiCORE 內實(shí)施了大部分宿端 Policy Maker 功能?；?nbsp;RTL 的宿端控制器可提供剩余部分的功能。由于源端 Policy Maker 的功能復雜得多，因而可采用源代碼參考設計的方式提供。

　　讓我們來(lái)深入了解源端 Policy Maker，其使設計人員能夠最大限度地提高功能靈活性與實(shí)施靈活性。頂級范例設計包含內核的兩個(gè)高級組件示例：XAPP 使用 MicroBlaze 嵌入式系統實(shí)施 DisplayPort Source Policy Maker Controller System參考設計;以及 DisplayPort 內核源端(發(fā)送)設計。賽靈思將內核的實(shí)施分成原子鏈路功能，分別稱(chēng)為主鏈路、二級通道以及 AUX 通道協(xié)議。主鏈路可實(shí)現主視頻流的交付。二級通道可在消隱期內將音頻信息的交付集成到主鏈路中。賽靈思將在未來(lái)的內核中提供二級通道。同時(shí)，AUX 通道可為宿端通信通道建立專(zhuān)用源端(見(jiàn)圖 2)。

　　賽靈思為用戶(hù)數據接口新增了線(xiàn)路緩存器，使用戶(hù)能夠在 FPGA(見(jiàn)圖 2、3 和 4)中便捷實(shí)施范例設計。圖 3 中宿端的 Policy Maker 與 Device Controller 都是 CORE GeneratorTM 所提供宿端設計范例的組成部分。

　　MicroBlaze 處理器發(fā)揮核心作用

　　賽靈思推出的Source Policy Maker Controller可與內核配合使用，這樣其功能在很大程度上和ASSP DisplayPort源端設備一樣。建議您使用MicroBlaze嵌入式或外部處理器來(lái)正確初始化和維持該鏈路。XAPP包含的Policy Maker參考設計預配置版本在FPGA內的 MicroBlaze 處理器中實(shí)施，可幫助用戶(hù)立刻將設計方案轉換成硬件。正式供貨時(shí)的參考設計將包含設計人員可修改的源代碼。

　　Source Policy Maker Controller 設計的“邏輯”部分位于 MicroBlaze 處理器之上，并使用 I2C 命令來(lái)控制鏈路、數據流以及配置空間。該 C 語(yǔ)言代碼可實(shí)施 Policy Maker 的指令控制、高級示例文件以及嵌入式開(kāi)發(fā)套件 (EDK)。同時(shí)賽靈思還提供軟件開(kāi)發(fā)套件 (SDK) 項目文件，可為設計人員最大限度地提高實(shí)施靈活性。此外，賽靈思還可為使用現有控制平臺處理器的應用提供 C 語(yǔ)言源代碼。設計人員可將該源代碼添加至 FPGA 內外的現有控制軟件中。根據許可證協(xié)議，只要代碼能夠同內核配合使用，控制器即可在FPGA外部實(shí)施(即在外部處理器中實(shí)施)。

　　設計人員可使用支持賽靈思 Platform Studio (EDK) 的嵌入式硬件設計套件或具有 SDK 的嵌入式軟件設計套件，對 XAPP 設計進(jìn)行修改。通常情況下，FPGA 設計人員使用 EDK，而軟件開(kāi)發(fā)人員則使用 SDK。EDK 流會(huì )生成一個(gè)中間網(wǎng)絡(luò )文件 (NGC)，您可以在實(shí)施設計之前，將其整合在ISE項目中。NGC 文件包含構成 BRAM 初始化一部分的 MicroBlaze 代碼。

　　快速轉換

　　如果用戶(hù)修改過(guò)軟件，EDK 流通常會(huì )占用較長(cháng)的時(shí)間。不過(guò)，用戶(hù)一旦生成了網(wǎng)絡(luò )列表，就不再需要 EDK 或者 SDK 了。SDK 流可修改 FPGA 比特流，因此僅需更新 BRAM 中的 MicroBlaze 代碼內容。該 SDK 流能夠為軟件修改提供更快的轉換時(shí)間，但在這種情況下，用戶(hù)必須每生成一個(gè)比特流就使用一次 SDK。

　　在 DisplayPort 中，VESA 為系統增添了智能性，不但能在源端設備(如機頂盒、DVD 播放器或 PC 圖形卡)與宿端設備(如顯示監控器)之間進(jìn)行功能協(xié)調，而且還可優(yōu)化通信參數。

　　擴展顯示識別

　　DisplayPort 一個(gè)特別重要的特性是，能夠通過(guò) VESA 的增強顯示識別數據 (EDID) 結構與不同的設備進(jìn)行接口相連。EDID 并不是什么新事物。實(shí)際上多年以來(lái)設計人員一直在使用各種視頻接口讀取 EDID 的宿端設備參數，從而與設備進(jìn)行接口連接。不過(guò)這些早期的 EDID 及相關(guān)接口技術(shù)通常不包含高級可配置通信通道。如今借助DisplayPort，VESA為系統增添了智能性，不但能在源端(如機頂盒、DVD 播放器或 PC 圖形卡)與宿端設備(如顯示監控器)之間進(jìn)行功能協(xié)調，而且還可優(yōu)化通信參數。DisplayPort v1.1a 可協(xié)調的變量包括通道數量(1、2 或者 4)、每信道數據速率(1.62 或 2.7Gb/s)、電壓擺幅(0.2、0.6、0.8、1.2 V)、4 個(gè)級別的通道預加重以及鏈路時(shí)鐘向下擴散。由 CORE Generator 生成，并與 LogiCORE 一道提供的接收宿端范例設計可提供范例 EDID(圖 3)，以便滿(mǎn)足 EDID 源端設備的讀取需求，確保用戶(hù)的最佳視覺(jué)體驗。

　　宿端范例設計在 FPGA 內部的 BRAM 中實(shí)施了 EDID 數據結構。DisplayPort 的源代碼可通過(guò) AUX 通道實(shí)現 I2C 協(xié)議。圖 3 和圖 4 顯示了連接至源端的 DisplayPort 宿端的方框圖。宿端的 Link 與 Stream Policy Maker屬于宿端內核的組成部分，不過(guò)源端的Link Policy Maker 具有更高的復雜性，將作為源代碼隨參考設計提供。EDID通過(guò)I2C接口與接受宿端進(jìn)行接口連接。

　　I2C 協(xié)議非常適合針對 EDID 數據結構的連接，并常常用于這種類(lèi)型的應用。I2C 控制器負責定位與管理在 EDID 中發(fā)現的數據，并通過(guò)串行接口與 I2C 接口協(xié)議(通過(guò) AUX 通道)將數據傳輸至宿端內核。在工作模式下，用戶(hù)無(wú)需知曉 EDID 是否正被訪(fǎng)問(wèn)。用戶(hù)可通過(guò)檢測 I2C 總線(xiàn)來(lái)監控 ROM 的內容。在調試模式下，用戶(hù)能夠修改 I2C 控制器，覆蓋 EDID ROM 提供的 3 位內容。I2C 提供控制信號，在與適當的開(kāi)集輸出相連時(shí)，可提供 I2C 主接口。宿端內含名為“DisplayPort 配置數據(DPCD)”的數據結構，可以存儲配置數據并作為宿端與源端都可讀寫(xiě)的通信郵箱使用。源端一般使用跨 AUX 通道的 DPCD 內容(圖 3 和圖 4)。

　　結語(yǔ)

　　采用 MicroBlaze 的賽靈思 Source Policy Maker Controller 系統參考設計經(jīng)過(guò)精心設計，可充分發(fā)揮DisplayPort的所有優(yōu)勢，向市場(chǎng)推出功能豐富的顯示產(chǎn)品。

　　參考文獻：

　　[1]Xilinx IP Center – DisplayPort LogiCORE[R/OL]:http://www.xilinx.com/products/ipcenter/EF-DIDISPLAYPORT.htm

　　[2]Quantum Data 882E Video Test Instruments[R/OL],http://www.quantumdata.com/pdf/882E_DP_DS_RevI.pdf

　　[3]VESA DisplayPort Standard[S]. v1.1a, 2008-1

　　[4]Philips Semiconductors.I2S Bus特點(diǎn).1996 (更多I2S：http://www.nxp.com/acrobat_download/various/I2SBUS.pdf )

　　[5]UG196 and UG 198.Virtex-5 FPGA GTP Transceiver User Guides

　　[6]UG386.Spartan-6 FPGA GTP TransceiverUser Guide